[發明專利]一種低電源電壓精確電壓跟隨電路及電壓跟隨方法

在審

• 申請號: 202210030567.8
• 申請日: 2022-01-12
• 公開（公告）號: CN114489209A
• 公開（公告）日: 2022-05-13
• 發明（設計）人: 朱樂永;陳濤
• 申請（專利權）人: 普冉半導體（上海）股份有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 上海碩力知識產權代理事務所(普通合伙) 31251
• 代理人: 劉桂芝

本申請提供了一種低電源電壓精確電壓跟隨電路及電壓跟隨方法。源極連接的NMOS管和PMOS管分別作為上管和下管構成源極輸出電路。兩個偏置電流源、三個NMOS管構成第一偏置電路，為上管提供偏置電壓；三個偏置電流源、兩個NMOS管和一個PMOS管構成第二偏置電路，為下管提供偏置電壓。電流源的電流和MOS管的寬長比設置使輸出電壓可以精確跟隨輸入電壓；通過采用native NMOS管和相關的電路設置，使電壓跟隨電路可以在低電源電壓下工作。電壓跟隨方法包括步驟：通過偏置電路產生隨輸入電壓變化的第一偏置電壓和第二偏置電壓；通過源極輸出電路提供輸出電壓，通過源極輸出電路的MOS管的柵源電壓對偏置電壓進行精確補償，使輸出電壓精確跟隨輸入電壓。

技術領域

本申請涉及電子電路技術領域，尤其涉及一種低電源電壓精確電壓跟隨電路及電壓跟隨方法。

背景技術

如圖1所示，在典型的傳統電壓跟隨電路中，Ia和Ib分別為N0、N1和N2三個NMOS管的偏置電流，Ia流過N0產生柵源電壓VGS0，流過N1產生柵源電壓VGS1。Ib流過N2產生柵源電壓VGS2，V1＝VGS0+VGS1，則輸出的VREF＝V1-VGS2＝VGS0+VGS1-VGS2。圖1中N0和N1一般為普通的NMOS管；N2一般為native的NMOS管，native的NMOS管的閾值電壓Vth一般很小或為負值。柵源電壓可根據公式1計算：

其中I為流過NMOS管的電流，W/L為NMOS管的寬長比，μ為電子遷移率，cox為NMOS管的柵極單位面積的電容值。μ和Vth受工藝角和溫度的影響較大，并且當VREF驅動不同的負載時，流過N2的電流變化會根據負載的不同而發生很大的變化，因此VREF受電流和溫度工藝角以及負載等的影響很大，輸出VREF會有很大的變化，不能輸出精確的電壓值。

另外VREF驅動負載時只能提供很強的上拉能力，不能提供很強的下拉能力，因為Ib是固定的，為了靜態功耗的需要，一般取值很小，不能用于高速驅動。因此圖1中傳統的電壓跟隨電路具有輸出不準確且不能用于快速驅動電路的不足之處。

為了實現精確的電壓跟隨電路，并且使輸出驅動電路同時具有較強的上拉和下拉能力，就需要設計更復雜的電路，而這樣的電路往往需要較高的電源電壓才能正常工作。

發明內容

針對現有技術存在的以上缺陷，本申請的目的之一在于提供一種可在低電源電壓下工作的、精確高速的電壓跟隨電路。

為了實現上述目的，本申請提供了以下技術方案。

一種低電源電壓精確電壓跟隨電路，包括：源極輸出電路，包括源極連接的第一NMOS管和第一PMOS管，所述第一NMOS管的漏極連接至VDD，所述第一PMOS管的漏極接地；第一偏置電路，包括第一電流源、第二電流源、第二NMOS管、第三NMOS管、第四NMOS管，所述第三NMOS管的源極和所述第四NMOS管的源極連接后通過所述第一電流源接地，所述第三NMOS管的柵極連接至輸入電壓、漏極連接至VDD，所述第四NMOS管柵漏短接后連接至所述第二NMOS管的源極，所述第二NMOS管的漏極通過所述第二電流源連接至VDD、柵漏極短接后連接至所述第一NMOS管的柵極；第二偏置電路，包括第三電流源、第四電流源、第五電流源、第二PMOS管、第五NMOS管、第六NMOS管，所述第五NMOS管的源極和所述第六NMOS管的源極連接后通過所述第四電流源接地，所述第五NMOS管的柵極連接至所述輸入電壓、漏極連接至VDD，所述第六NMOS管柵漏短接后連接至所述第二PMOS管的源極、并通過所述第三電流源連接至VDD，所述第二PMOS管柵漏短接后通過所述第五電流源接地，所述第二PMOS管的柵極還連接至所述第一PMOS管的柵極；其中所述第一電流源的電流為所述第二電流源電流的2倍，所述第三電流源的電流和所述第五電流源的電流之差等于所述第四電流源電流的1/2。