[發明專利]一種低電源電壓精確電壓跟隨電路及電壓跟隨方法

在審

• 申請號: 202210030567.8
• 申請日: 2022-01-12
• 公開（公告）號: CN114489209A
• 公開（公告）日: 2022-05-13
• 發明（設計）人: 朱樂永;陳濤
• 申請（專利權）人: 普冉半導體（上海）股份有限公司
• 主分類號: G05F1/56
• 分類號: G05F1/56
• 代理公司: 上海碩力知識產權代理事務所(普通合伙) 31251
• 代理人: 劉桂芝

1.一種低電源電壓精確電壓跟隨電路，其特征在于，包括：

源極輸出電路，包括源極連接的第一NMOS管和第一PMOS管，所述第一NMOS管的漏極連接至VDD，所述第一PMOS管的漏極接地；

第一偏置電路，包括第一電流源、第二電流源、第二NMOS管、第三NMOS管、第四NMOS管，所述第三NMOS管的源極和所述第四NMOS管的源極連接后通過所述第一電流源接地，所述第三NMOS管的柵極連接至輸入電壓、漏極連接至VDD，所述第四NMOS管柵漏短接后連接至所述第二NMOS管的源極，所述第二NMOS管的漏極通過所述第二電流源連接至VDD、柵漏極短接后連接至所述第一NMOS管的柵極；

第二偏置電路，包括第三電流源、第四電流源、第五電流源、第二PMOS管、第五NMOS管、第六NMOS管，所述第五NMOS管的源極和所述第六NMOS管的源極連接后通過所述第四電流源接地，所述第五NMOS管的柵極連接至所述輸入電壓、漏極連接至VDD，所述第六NMOS管柵漏短接后連接至所述第二PMOS管的源極、并通過所述第三電流源連接至VDD，所述第二PMOS管柵漏短接后通過所述第五電流源接地，所述第二PMOS管的柵極還連接至所述第一PMOS管的柵極；

其中所述第一電流源的電流為所述第二電流源電流的2倍，所述第三電流源的電流和所述第五電流源的電流之差等于所述第四電流源電流的1/2。

2.根據權利要求1所述的低電源電壓精確電壓跟隨電路，其特征在于，

所述第三NMOS管和所述第四NMOS管的寬長比相等，所述第五NMOS管和所述第六NMOS管的寬長比相等；

設所述第一NMOS管的寬長比為KN1、所述第二NMOS管的寬長比為KN2、所述第一PMOS管的寬長比為KP1、所述第二PMOS管的寬長比為KP2、KN1/KN2＝K1、KP1/KP2＝K2，則所述第二電流源的電流I2和所述第五電流源的電流I5的設置滿足I2/I5＝K2/K1。

3.根據權利要求2所述的低電源電壓精確電壓跟隨電路，其特征在于，

KN1、KN2、KP1、KP2均為正整數，K1和K2均大于1。

4.根據權利要求3所述的低電源電壓精確電壓跟隨電路，其特征在于，

K1和K2均為整數。

5.根據權利要求1至4中任一項所述的低電源電壓精確電壓跟隨電路，其特征在于，

所述第一NMOS管和所述第二NMOS管為native NMOS管。

6.一種電壓跟隨方法，其特征在于，包括步驟：

通過第一偏置電路產生第一偏置電壓，所述第一偏置電壓隨輸入電壓變化；

通過第二偏置電路產生第二偏置電壓，所述第二偏置電壓隨輸入電壓變化；

通過源極輸出電路提供輸出電壓，所述源極輸出電路包括源極連接的第一NMOS管和第一PMOS管，所述第一偏置電壓為所述第一NMOS管提供偏置，所述第二偏置電壓為所述第一PMOS管提供偏置；

對偏置電壓進行精確補償，通過所述第一NMOS管的柵源電壓補償所述第一偏置電壓和所述輸入電壓的差值，通過所述第一PMOS管的柵源電壓補償所述第二偏置電壓和所述輸入電壓的差值，使所述輸出電壓精確跟隨所述輸入電壓。

7.根據權利要求6所述的電壓跟隨方法，其特征在于，

所述的通過第一偏置電路產生第一偏置電壓步驟具體包括：

通過所述第一偏置電路中的第一差分對管對所述輸入電壓實現精確跟隨；

通過所述第一偏置電路的第二NMOS管和所述第一NMOS管構成第一比例電流鏡，利用所述第一差分對管的輸出電壓和所述第二NMOS管的柵源電壓疊加產生所述第一偏置電壓；

所述的通過第二偏置電路產生第二偏置電壓步驟具體包括：

通過所述第二偏置電路的第二差分對管對所述輸入電壓實現精確跟隨；

通過所述第二偏置電路的第二PMOS管和所述第一PMOS管構成第二比例電流鏡，利用所述第二差分對管的輸出電壓和所述第二PMOS管的柵源電壓疊加產生所述第二偏置電壓。