[發明專利]一種CWD時頻分析實現方法

在審

• 申請號: 202210030004.9
• 申請日: 2022-01-12
• 公開（公告）號: CN114527431A
• 公開（公告）日: 2022-05-24
• 發明（設計）人: 全大英;曲征怡;翟文超
• 申請（專利權）人: 中國計量大學
• 主分類號: G01S7/285
• 分類號: G01S7/285;G01S7/295;G01S7/35;G06F17/14
• 代理公司: 浙江杭州金通專利事務所有限公司 33100
• 代理人: 劉曉春

本發明公開了一種CWD時頻分析實現方法。該方法包括步驟：對輸入信號進行緩存；把緩存的信號進行串并轉換；對串并轉換后的數據進行預處理；對預處理后的數據進行離散傅里葉變換(Discrete Fourier Transform?DFT)得到時頻分析結果。本發明實現了基于現場可編程門陣列(Field Programmable Gate Array?FPGA)的CWD時頻分析的快速計算，可以對雷達信號和其他非平穩信號進行快速的時頻分析，計算精度高，并且運算時間短。

技術領域

本發明屬于信號分析技術領域，適用于對雷達信號等非平穩信號的時頻分析，更具體地，涉及一種CWD時頻分析實現方法。

背景技術

為了提高對雷達信號等非平穩信號的分析能力，目前主流的做法是采用基于時頻分布的分析方法，使用時間和頻率的聯合分布函數來描述非平穩信號頻率和時間之間的變化關系。現有的時頻分析方法主要分為兩類：線性法和非線性法。線性法的典型代表有短時傅里變換(STFT)、小波分析(WF)等。非線性法的典型代表有Wigner-Ville分布(WVD)和Choi-Williams分布(CWD)。其中CWD時頻分析在所有未經處理的Cohen類分布中，具有交叉項干擾最小的特點，對像雷達信號等非平穩信號具有較強的分析能力，因此在很多應用場景中都使用CWD時頻分析的方法來獲取非平穩信號的時頻分布。

雖然CWD時頻分析方法能夠提高對非平穩信號的分析能力，但是需要對非平穩信號進行二維的分布計算，計算量龐大，當使用軟件對其進行計算時，耗時較長。對于在實時性要求不高的場景下沒有問題，但是像在電子偵察中，對雷達信號的分析，計算時長就顯得至關重要。因此為了縮短計算時間，提高計算速度，有必要發明一種CWD時頻分析實現方法來加快計算速度。

發明內容

針對CWD時頻分析方法，軟件計算時間較長的問題，本發明提供了一種CWD時頻分析實現方法，在FPGA中搭建數字電路，使用硬件電路完成CWD時頻分析的計算，提高計算速度，縮短計算時間，滿足對實時性要求較高的應用場景時的需求。

為了實現上述目的，采用以下技術方案：

一種CWD時頻分析實現方法，其特征在于，包括步驟：

1)獲取輸入信號，對輸入信號進行緩存；

2)把把緩存的信號進行串并轉換；

3)對串并轉換后的數據進行預處理；

4)對預處理后的數據進行離散傅里葉變換DFT；

其中，優選地，信號緩存采用以下方法：

把信號緩存的輸入信號記為X(t)，把輸入信號X(t)的長度記為I，輸入信號X(i)的位寬記為N，利用FPGA中Block RAM(隨機存儲器：Random Access Memory)資源，建立1個位寬為N且深度為I的RAM用于對輸入信號X(t)的緩存。

其中，優選地，串并轉換采用以下方法：

根據CWD時頻變化算法的需求，計算一次DFT運算時，數據預處理需要用到輸入信號X(t)中的數據個數記為L，數據預處理需要同時對L中的多個數據進行同時讀取；利用FPGA中的觸發器資源，生成1個位寬為N且長度為L的移位寄存器，共需要N*L個觸發器；將FPGA中RAM內的數據串行依次輸入到移位寄存器中，實現串并轉換，實現同時對多個數據進行讀取。

優選地，數據預處理采用公式(1)：

其中，為預處理的核函數，W_M(μ)和W_N(τ)是長度分別為M和N的窗函數；在FPGA中，對式(1)計算時，將核函數、W_M(μ)和W_M(τ)窗函數的值存入到ROM內，計算過程中，通過查找ROM來獲取相應的值。