[發明專利]一種CWD時頻分析實現方法

在審

• 申請號: 202210030004.9
• 申請日: 2022-01-12
• 公開（公告）號: CN114527431A
• 公開（公告）日: 2022-05-24
• 發明（設計）人: 全大英;曲征怡;翟文超
• 申請（專利權）人: 中國計量大學
• 主分類號: G01S7/285
• 分類號: G01S7/285;G01S7/295;G01S7/35;G06F17/14
• 代理公司: 浙江杭州金通專利事務所有限公司 33100
• 代理人: 劉曉春

1.一種CWD時頻分析實現方法，其特征在于，包括步驟：

1)獲取輸入信號，對輸入信號進行緩存；

2)把把緩存的信號進行串并轉換；

3)對串并轉換后的數據進行預處理；

4)對預處理后的數據進行離散傅里葉變換DFT；

其中，信號緩存采用以下方法：

把信號緩存的輸入信號記為X(t)，把輸入信號X(t)的長度記為I，輸入信號X(i)的位寬記為N，利用FPGA中Block RAM資源，建立1個位寬為N且深度為I的RAM用于對輸入信號X(t)的緩存，所述Block RAM為FPGA中特定的硬件資源；

其中，串并轉換采用以下方法：

計算一次DFT運算時，數據預處理需要用到輸入信號X(t)中的數據個數記為L，數據預處理需要同時對L中的多個數據進行同時讀取；利用FPGA中的觸發器資源，生成1個位寬為N且長度為L的移位寄存器，共需要N*L個觸發器；將FPGA中RAM內的數據串行依次輸入到移位寄存器中，實現串并轉換，實現同時對多個數據進行讀取。

2.如權利要求1所述的一種CWD時頻分析實現方法，其特征在于，數據預處理采用公式(1)：

其中，為預處理的核函數，W_M(μ)和W_N(τ)是長度分別為M和N的窗函數；

在FPGA中，對式(1)計算時，將核函數、W_M(μ)和W_N(τ)窗函數的值存入到只讀儲存器ROM內，計算過程中，通過查找ROM來獲取相應的值。

3.如權利要求2所述的一種CWD時頻分析實現方法，其特征在于，為了節省空間，數據預處理時，先將核函數和W_M(μ)窗函數預先在軟件上進行計算，然后對其結果進行量化，把量化后的值存入ROM中。

4.如權利要求2所述的一種CWD時頻分析實現方法，其特征在于，式(1)中的復乘、取共軛和累加運算在FPGA中完成。

5.如權利要求2所述的一種CWD時頻分析實現方法，其特征在于，為了加快計算速度，對式(1)在FPGA中做多路并行運算。

6.如權利要求2所述的一種CWD時頻分析實現方法，其特征在于，所述DFT采用公式(2)：

其中S(t,n)為采用公式(1)數據預處理后的結果。

7.如權利要求6所述的一種CWD時頻分析實現方法，其特征在于，在FPGA中進行DFT時，使用DFT的高效計算方法，即快速傅里葉變換，并調用FFT ip核進行運算。