[發明專利]半導體裝置

在審

• 申請號: 202210019639.9
• 申請日: 2022-01-10
• 公開（公告）號: CN115911126A
• 公開（公告）日: 2023-04-04
• 發明（設計）人: 朝羽俊介;河野洋志;水上誠
• 申請（專利權）人: 東芝電子元件及存儲裝置株式會社;株式會社東芝
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/16
• 代理公司: 永新專利商標代理有限公司 72002
• 代理人: 牛玉婷

半導體裝置具有：包含與具有第1面和第2面的碳化硅層的第1面相接的第1區域的第1導電型的第1碳化硅區域；第1碳化硅區域與第1面之間的第2導電型的第2碳化硅區域；第2碳化硅區域與第1面之間的第2導電型的第3碳化硅區域；第2碳化硅區域與第1面之間的第1導電型的第4碳化硅區域；設置于第1面側且在第1方向延伸的第1柵極電極；在第1方向延伸的第2柵極電極；包含第1部分和第2部分的第1電極以及設置于碳化硅層的第2面側的第2電極，第1部分設置于第1面側并設置于第1柵極電極與第2柵極電極之間，與第3及第4碳化硅區域相接，第2部分設置于第1柵極電極與第2柵極電極之間，設置于第1部分的第1方向，與第1區域相接。

相關申請的交叉引用

本申請享有以日本專利申請2021－154471號(申請日：2021年9月22日)為基礎申請的優先權。本申請通過參照該基礎申請而包含基礎申請的全部內容。

技術領域

實施方式主要涉及半導體裝置。

背景技術

作為新一代半導體器件用的材料而期待碳化硅。碳化硅與硅相比較，具有帶隙為3倍、破壞電場強度為大約10倍、導熱率為大約3倍的優異的物理特性。若活用該特性，則例如能夠實現高耐壓、低損耗且能夠高溫動作的金屬氧化物半導體場效應晶體管(Metal?OxideSemiconductor?Field?Effect?Transistor，MOSFET)。

使用碳化硅的縱向型的MOSFET具有pn結二極管作為內置二極管。例如，MOSFET被用作與感應性負載連接的開關元件。在該情況下，即使MOSFET為截止狀態，通過使用pn結二極管，也能夠流過續流電流。

但是，若使用進行雙極動作的pn結二極管而流過續流電流，則堆垛層錯通過載流子的復合能而在碳化硅層中生長。若在碳化硅層中堆垛層錯生長，則發生MOSFET的導通電阻增大這樣的問題。MOSFET的導通電阻的增大會導致MOSFET的可靠性的降低。例如，通過在MOSFET中設置進行單極動作的Schottky?Barrier?Diode(SBD)作為內置二極管，能夠抑制碳化硅層中的堆垛層錯。

發明內容

實施方式提供可靠性提高的半導體裝置。

實施方式的半導體裝置具備：碳化硅層，具有第1面和與所述第1面對置的第2面，該碳化硅層包含第1導電型的第1碳化硅區域、第2導電型的第2碳化硅區域、第2導電型的第3碳化硅區域以及第1導電型的第4碳化硅區域，該第1碳化硅區域包含與所述第1面相接的第1區域，該第2碳化硅區域設置于所述第1碳化硅區域與所述第1面之間，該第3碳化硅區域設置于所述第2碳化硅區域與所述第1面之間，第2導電型雜質濃度比所述第2碳化硅區域的第2導電型雜質濃度高，該第4碳化硅區域設置于所述第2碳化硅區域與所述第1面之間，與所述第1面相接；第1柵極電極，設置于所述碳化硅層的所述第1面側，在與所述第1面平行的第1方向上延伸，在所述第1面與所述第2碳化硅區域對置；第2柵極電極，設置于所述碳化硅層的所述第1面側，在所述第1方向上延伸，相對于所述第1柵極電極而言設置于與所述第1面平行且與所述第1方向垂直的第2方向，在所述第1面與所述第2碳化硅區域對置；第1柵極絕緣層，設置于所述第2碳化硅區域與所述第1柵極電極之間；第2柵極絕緣層，設置于所述第2碳化硅區域與所述第2柵極電極之間；第1電極，設置于所述碳化硅層的所述第1面側，該第1電極包含第1部分和第2部分，該第1部分設置于所述第1柵極電極與所述第2柵極電極之間，與所述第3碳化硅區域及所述第4碳化硅區域相接，該第2部分設置于所述第1柵極電極與所述第2柵極電極之間，設置于所述第1部分的所述第1方向，與所述第1區域相接；以及第2電極，設置于所述碳化硅層的所述第2面側。

附圖說明

圖1是第1實施方式的半導體裝置的示意剖視圖。

圖2是第1實施方式的半導體裝置的示意剖視圖。

圖3是第1實施方式的半導體裝置的示意俯視圖。