[發明專利]晶圓級封裝結構及其封裝方法

在審

• 申請號: 202210018397.1
• 申請日: 2022-01-07
• 公開（公告）號: CN114373722A
• 公開（公告）日: 2022-04-19
• 發明（設計）人: 徐嘉良
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L21/56
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 徐文欣

一種晶圓級封裝方法及結構，其中方法包括：襯底；位于所述襯底上的鈍化層；位于部分所述鈍化層上的種子層和位于所述種子層上的導線層，所述種子層側壁相對所述導線層側壁底部凹陷；位于所述導線層表面和所述種子層側壁的保護層；位于所述鈍化層表面的阻焊層，所述阻焊層還位于所述保護層表面。避免了所述保護層端部被夾在鈍化層和阻焊層之間的情況，減少了因所述保護層被拉扯變形而產生金屬析出的情況，進而提高了器件性能的可靠性。

技術領域

本發明涉及半導體制造技術領域，尤其涉及一種晶圓級封裝結構及其封裝方法。

背景技術

晶圓級封裝(Wafer Level Packaging，WLP)是芯片封裝方式的一種，是將整片晶圓生產完成后，直接在晶圓上進行封裝和測試，完成之后才切割制成單顆芯片，無需經過打線或填膠。晶圓級封裝具有封裝尺寸小和封裝后電性能優良的優點，并且容易與晶圓制造和芯片組裝兼容，可以簡化晶圓制造到產品出貨的過程，降低整體生產成本。

重新布線(RDL)是將原來晶圓設計的IC線路接點位置(I/O pad)，通過晶圓級金屬布線制程或凸塊制程改變其接點位置，使IC能適用于不同的封裝形式。晶圓級金屬布線制程是在IC上涂布一層絕緣保護層，再以曝光顯影的方式定義新的導線圖案，然后利用電鍍技術制作新的金屬線路，以連接原來鋁焊盤和新的凸塊或焊盤，達到線路重新分布的目的。重新布線的金屬線路以濺射銅材料為主，根據需要也可在銅線路上鍍鎳金或鎳鈀金。

然而，現有的重新布線結構有待進一步提高。

發明內容

本發明解決的技術問題是提供一種晶圓級封裝結構及封裝方法，以提高封裝互連的可靠性。

為解決上述技術問題，本發明技術方案提供一種晶圓級封裝結構，包括：襯底；位于所述襯底上的鈍化層；位于部分所述鈍化層上的種子層和位于所述種子層上的導線層，所述種子層側壁相對所述導線層側壁底部凹陷；位于所述導線層表面和所述種子層側壁的保護層；位于所述鈍化層表面的阻焊層，所述阻焊層還位于所述保護層表面。

可選的，所述保護層暴露出的所述鈍化層內具有凹槽；所述阻焊層還位于所述凹槽內。

可選的，所述凹槽的深度范圍為2μm至4μm。

可選的，所述種子層側壁相對所述導線層側壁底部凹陷的深度范圍為0.3μm至2μm。

可選的，所述鈍化層的厚度范圍為；所述種子層的厚度范圍為1000A至4000A；所述導線層的厚度范圍為2μm至10μm；所述保護層的厚度范圍為2μm至4μm。

可選的，所述鈍化層的材料包括聚酰亞胺；所述種子層的材料包括鈦；所述導線層的材料包括銅；所述保護層的材料包括鎳、金中的一者或兩者。

可選的，所述導線層側壁的延伸方向與所述襯底表面的法線方向之間的夾角范圍為25°至75°。

可選的，所述襯底包括功能器件層，所述襯底表面暴露出與所述功能器件層電聯接的焊墊，所述鈍化層暴露出所述焊墊；所述種子層還位于所述焊墊上。

相應的，本發明的技術方案還提供一種晶圓級封裝方法，包括：提供襯底；在所述襯底上形成鈍化層；在部分所述鈍化層表面形成種子層和位于所述種子層表面的導線層，所述種子層側壁相對于所述導線層側壁底部凹陷；在形成所述種子層后，在所述導線層表面和所述種子層側壁形成保護層；形成所述保護層后，在所述鈍化層表面形成阻焊層，所述阻焊層還位于所述保護層表面。

可選的，還包括：在形成所述保護層后，且在形成所述阻焊層前，在所述保護層暴露出的所述鈍化層內形成凹槽；所述阻焊層還位于所述凹槽內。

可選的，所述凹槽的形成工藝包括干法刻蝕工藝；所述干法刻蝕工藝的工藝參數包括：刻蝕氣體包括氧氣，功率范圍為500W至1000W，氣流量范圍為100sccm至200sccm，腔體壓力范圍為低于1mTorr，腔體溫度范圍為100℃至300℃。