[發明專利]半導體裝置及其制造方法

在審

• 申請號: 202210015011.1
• 申請日: 2022-01-07
• 公開（公告）號: CN114783949A
• 公開（公告）日: 2022-07-22
• 發明（設計）人: 黃玉蓮
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L27/088
• 代理公司: 北京律誠同業知識產權代理有限公司 11006
• 代理人: 徐金國

本揭露的一種半導體裝置及其制造方法，半導體裝置包含通道層、柵極結構、源極/漏極磊晶結構及柵極貫孔。柵極結構包圍通道層。柵極結構包含柵極介電層及在柵極介電層上的柵極電極。源極/漏極磊晶結構是相鄰于柵極結構，并電性連接至通道層。柵極貫孔是在柵極結構下，并接觸柵極電極的底表面。

技術領域

本揭露是關于一種半導體裝置及其制造方法，特別是關于一種包含在柵極 結構下的后側柵極貫孔的半導體裝置及其制造方法。

背景技術

半導體集成電路(Integrated Circuit，IC)產業已經歷指數成長。IC材料和設 計的技術進步已生產出許多世代的IC，且每一世代都比前一代具有較小和更 復雜的電路。在IC進化的過程中，功能密度(即每個晶片面積中內連接裝置的 數目)普遍隨著幾何尺寸[即利用一次制程所能創造最小的組件(或線)]的減小 而增加。尺度縮小制程一般提供增加生產效率和減少相關成本的效益。

發明內容

本揭露的一態樣是提供一種半導體裝置，其是包含通道層、柵極結構、源 極/漏極磊晶結構及柵極貫孔。柵極結構包圍通道層。柵極結構包含柵極介電 層及在柵極介電層上的柵極電極。源極/漏極磊晶結構是相鄰于柵極結構，并 電性連接至通道層。柵極貫孔是在柵極結構下，并接觸柵極電極的底表面。

本揭露的另一態樣是提供一種半導體裝置的制造方法，其是包含形成鰭片 結構在基材上。鰭片結構包含交替堆疊的第一半導體層及第二半導體層。隔離 結構是沉積在基材上。虛擬柵極結構是形成在鰭片結構上。鰭片結構的未被虛 擬柵極結構覆蓋的部分是被移除。源極/漏極磊晶結構是成長在第二半導體層 的剩余部分的一側上。虛擬柵極結構及第一半導體層是被金屬柵極結構所取 代。基材被移除，以暴露出隔離結構的底表面。開口是形成在隔離結構內，并 暴露出金屬柵極結構的柵極電極。柵極貫孔是形成在開口內，以使柵極貫孔連 接至金屬柵極結構，并嵌入隔離結構內。

本揭露的再一態樣是提供一種半導體裝置的制造方法，其是形成后側多層 內連接結構在載體基材上。半導體層是沉積在后側多層內連接結構上。第一貫 孔是形成在半導體層內，并電性連接至后側多層內連接結構。半導體層是被圖 案化，以形成半導體鰭片在后側多層內連接結構上。柵極結構是形成為跨越半 導體鰭片，并電性連接至第一貫孔。源極/漏極磊晶結構是成長在半導體鰭片 上。

附圖說明

根據以下詳細說明并配合附圖閱讀，使本揭露的態樣獲致較佳的理解。需 注意的是，如同業界的標準作法，許多特征并不是按照比例繪示的。事實上， 為了進行清楚討論，許多特征的尺寸可以經過任意縮放。

圖1至圖20F是繪示根據本揭露的一些實施例的半導體裝置的制造方法的 各階段；

圖21是繪示根據本揭露的一些實施例的半導體裝置的剖面視圖；

圖22是繪示根據本揭露的一些實施例的半導體裝置的剖面視圖；

圖23A至圖34F是繪示根據本揭露的一些實施例的半導體裝置的制造方 法的各階段；

圖35至圖49F是繪示根據本揭露的一些實施例的半導體裝置的制造方法 的各階段；

圖50是繪示根據本揭露的一些實施例的半導體裝置的剖面視圖；

圖51是繪示根據本揭露的一些實施例的半導體裝置的剖面視圖；

圖52A至圖59F是繪示根據本揭露的一些實施例的半導體裝置的制造方 法的各階段；

圖60A是繪示根據本揭露的一些實施例的半導體裝置的透視圖；

圖60B是繪示沿著圖60A的線I-I所取的剖面視圖；

圖60C是繪示沿著圖60A的線II-II所取的剖面視圖；

圖60D是繪示沿著圖60A的線III-III所取的剖面視圖；