[發(fā)明專利]一種靜電放電保護電路、射頻芯片及電子設(shè)備

在審

• 申請?zhí)枺?/td>: 202210011621.4
• 申請日: 2022-01-06
• 公開（公告）號: CN114512475A
• 公開（公告）日: 2022-05-17
• 發(fā)明（設(shè)計）人: 張瑜誠;沈昊宇;吳斌
• 申請（專利權(quán)）人: 浙江科睿微電子技術(shù)有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H03K19/003
• 代理公司: 北京眾達德權(quán)知識產(chǎn)權(quán)代理有限公司 11570
• 代理人: 查薇

本發(fā)明公開了一種靜電放電保護電路、射頻芯片及電子設(shè)備，應(yīng)用于射頻芯片中，射頻芯片中還包括依次連接的功率放大器、變壓器、射頻開關(guān)以及射頻天線，保護電路包括：第一MOS器件和第二MOS器件，第一MOS器件和第二MOS器件均包括源極、漏極、柵極、有源區(qū)襯底、外圍襯底以及設(shè)置在有源區(qū)襯底與外圍襯底之間的隔離區(qū)；第一MOS器件的源極與漏極短接并與第二MOS器件的有源區(qū)襯底連接，第二MOS器件的源極與漏極短接并與第一MOS器件的有源區(qū)襯底連接，第一MOS器件的有源區(qū)襯底與射頻天線連接，第二MOS器件的有源區(qū)襯底與射頻開關(guān)的輸入端連接。該保護電路能夠在射頻天線接收到極大靜電信號時，將放電電流導(dǎo)入到地同時對電壓進行鉗位，從而起到保護的作用。

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路技術(shù)領(lǐng)域，尤其涉及一種靜電放電保護電路、射頻芯片及電子設(shè)備。

背景技術(shù)

所謂靜電放電(Electro-Static Discharge，ESD)現(xiàn)象就是在集成電路的制造、運輸或者使用的過程中，芯片的外部環(huán)境和內(nèi)部結(jié)構(gòu)會累積電荷，并會通過芯片管腳流入芯片內(nèi)部。由于靜電積累，瞬間通過芯片的電流可能會達到幾個安培(A)，電壓幾千伏特(V)，這足以將整個芯片燒毀。據(jù)統(tǒng)計，超過30％的芯片失效都是由于ESD引起的，由此，需要對集成電路可靠性問題進行專門的研究。

靜電放電(ESD)保護電路的設(shè)計目的就是防止正常工作電路成為ESD放電通路而遭到損壞，所以需要有一個低阻旁路將ESD電流引入電源。在電路正常工作時，ESD保護電路不能對正常電路工作狀態(tài)產(chǎn)生影響，且需要保證ESD保護電路自身也不能夠被損壞。

現(xiàn)有的ESD保護有片上防護和片外防護，片外防護涉及到外圍防護器件的選擇和設(shè)計，不做過多討論。常用的片內(nèi)ESD保護電路為雙向二極管結(jié)構(gòu)，對電路進行保護。但是由于射頻功率放大器發(fā)射較大功率時天線端會有比較大的電壓波動，會導(dǎo)致ESD保護電路雙向二極管對地導(dǎo)通，從而對線性度產(chǎn)生非常大的影響。而其他ESD保護電路結(jié)構(gòu)復(fù)雜，增加了面積和生產(chǎn)成本。

發(fā)明內(nèi)容

本申請實施例通過提供了一種靜電放電保護電路、射頻芯片及電子設(shè)備。該保護電路結(jié)構(gòu)簡單，能夠在射頻天線接收到極大靜電信號時，將放電電流導(dǎo)入到地，且同時對電壓進行鉗位，從而起到保護射頻芯片中主要工作電路的作用。

第一方面，本發(fā)明通過本發(fā)明的一實施例提供如下技術(shù)方案：

一種靜電放電保護電路，其特征在于，應(yīng)用于射頻芯片中，所述射頻芯片中還包括依次連接的功率放大器、變壓器、射頻開關(guān)以及射頻天線；所述保護電路包括：第一MOS器件和第二MOS器件，所述第一MOS器件和第二MOS器件均包括源極、漏極、柵極、有源區(qū)襯底、外圍襯底以及設(shè)置在所述有源區(qū)襯底與所述外圍襯底之間的隔離區(qū)；所述第一MOS器件的源極與漏極短接并與所述第二MOS器件的有源區(qū)襯底連接，所述第二MOS器件的源極與漏極短接并與所述第一MOS器件的有源區(qū)襯底連接，所述第一MOS器件的有源區(qū)襯底與所述射頻天線連接，所述第二MOS器件的有源區(qū)襯底與所述射頻開關(guān)的輸入端連接；所述第一MOS器件以及所述第二MOS器件的外圍襯底均接地，所述第一MOS器件的柵極以及隔離區(qū)均與電源端連接，所述第二MOS器件的柵極以及隔離區(qū)均與電源端連接。

優(yōu)選地，包括：所述第一MOS器件以及所述第二MOS器件均為深N阱NMOS器件。

優(yōu)選地，包括：所述第一MOS器件以及所述第二MOS器件均為深P阱PMOS器件。

優(yōu)選地，所述保護電路還包括：第一濾波電阻、第二濾波電阻以及第三濾波電阻；所述第一MOS器件以及所述第二MOS器件的外圍襯底均通過所述第一濾波電阻接地，所述第一MOS器件的柵極以及隔離區(qū)均通過所述第二濾波電阻與電源端連接，所述第二MOS器件的柵極以及隔離區(qū)均通過所述第三濾波電阻與電源端連接。

優(yōu)選地，所述第一濾波電阻、第二濾波電阻以及第三濾波電阻的阻值均為20K-30K歐姆。

優(yōu)選地，所述電源端的電壓為3.3V。