[發(fā)明專利]一次性可程序化存儲器陣列及其制備方法

在審

• 申請?zhí)枺?/td>: 202210008518.4
• 申請日: 2022-01-06
• 公開（公告）號: CN115132700A
• 公開（公告）日: 2022-09-30
• 發(fā)明（設(shè)計(jì)）人: 李維中;丘世仰
• 申請（專利權(quán)）人: 南亞科技股份有限公司
• 主分類號: H01L23/525
• 分類號: H01L23/525
• 代理公司: 隆天知識產(chǎn)權(quán)代理有限公司 72003
• 代理人: 黃艷

本公開提供一種具有一次性可程序化存儲器陣列及該一次性可程序化存儲器陣列的制備方法。該存儲器陣列具有多個主動區(qū)；多對程序化字元線與讀取字元線；以及多個虛擬字元線。該等主動區(qū)在一半導(dǎo)體基底中沿著一第一方向延伸，并沿著一第二方向分開地配置。該等程序化字元線、該等讀取字元線以及該等虛擬字元線在該半導(dǎo)體基底上沿著該第二方向延伸。在其中一個主動區(qū)與一對該程序化字元線以及該讀取字元線交叉中的一區(qū)域，界定出一單元胞在該存儲器陣列中。該等虛擬字元線分別設(shè)置在相鄰對的該等程序化字元線與該等讀取字元線之間。在其中一個主動區(qū)與其中一個虛擬字元線交叉中的一區(qū)域，界定出一絕緣晶體管。

技術(shù)領(lǐng)域

本公開主張2021年3月26日申請的美國正式申請案第17/214,494號的優(yōu)先權(quán)及益處，該美國正式申請案的內(nèi)容以全文引用的方式并入本文中。

本公開關(guān)于一種存儲器元件及其制備方法。特別涉及一種具有一次性可程序化(OTP)存儲器陣列的半導(dǎo)體元件及該半導(dǎo)體元件的制備方法。

背景技術(shù)

非易失性存儲器元件即使在其關(guān)閉電源時仍能保留數(shù)據(jù)。依據(jù)可程序化次數(shù)，該等非易失性存儲器元件還可區(qū)分成多次性可程序化(MTP)存儲器元件以及一次性可程序化(OTP)存儲器元件。使用者可以對一MTP存儲器元件進(jìn)行多次的程序化，以修改存儲在該MTP存儲器元件中的數(shù)據(jù)。另一方面，一OTP存儲器元件僅能進(jìn)行一次程序化，且不能修改存儲在該OTP 存儲器元件中的數(shù)據(jù)。

再者，該OTP存儲器元件可依據(jù)該OTP存儲器元件的一程序化狀態(tài)而分類成一熔絲型(fuse type)以及一反熔絲型(anti-fuse type)。在被程序化之前，該熔絲型OTP存儲器元件呈短路(short)，且在被程序化之后而呈開路(open)。反之，在被程序化之前，該反熔絲型OTP存儲器元件呈開路，且在被程序化之后則呈短路。相較于該熔絲型OTP存儲器元件，該反熔絲型OTP存儲器元件還可相容于互補(bǔ)式金屬氧化物半導(dǎo)體晶體管(complementarymetal-oxide-semiconductor，CMOS)制造流程。

在一反熔絲OTP存儲器陣列中的該等單元胞之間的絕緣，對于阻擋在該等單元胞之間的串?dāng)_(crosstalk)是重要的。然而，用于實(shí)現(xiàn)這種絕緣而在該等單元胞之間擴(kuò)展的絕緣結(jié)構(gòu)，可能對縮小該反熔絲OTP存儲器陣列構(gòu)成障礙。

上文的“現(xiàn)有技術(shù)”說明僅提供背景技術(shù)，并未承認(rèn)上文的「現(xiàn)有技術(shù)”說明披露本公開的標(biāo)的，不構(gòu)成本公開的現(xiàn)有技術(shù)，且上文的「現(xiàn)有技術(shù)”的任何說明均不應(yīng)作為本案的任一部分。

發(fā)明內(nèi)容

本公開的一實(shí)施例提供一種反熔絲OTP存儲器陣列。該反熔絲OTP存儲器陣列包括多個主動區(qū)，在一半導(dǎo)體基底中沿著一第一方向延伸，并沿著一第二方向分開地配置；多對程序化字元線與讀取字元線，在該半導(dǎo)體基底上沿著該第二方向延伸，其中其中一個主動區(qū)與其中一對該程序化字元線以及該讀取字元線交叉的一區(qū)域，界定出在該反熔絲一次性可程序化存儲器陣列中的一單元胞；以及多個虛擬字元線，在該半導(dǎo)體基底上沿著該第二方向延伸，且分別設(shè)置在相鄰對的該等程序化字元線與該等讀取字元線之間，其中其中一個主動區(qū)與其中一虛擬字元線交叉的一區(qū)域界定出一絕緣晶體管。

本公開的另一實(shí)施例提供一種反熔絲OTP存儲器陣列。該反熔絲OTP 存儲器陣列包括多個單元胞，沿著多個行及多個列配置，且每一個單元胞包括一存取晶體管以及一反熔絲存儲元件，該反熔絲存儲元件電性耦接到該存取晶體管的一源極/漏極端子；以及多個絕緣晶體管，其每一個電性耦接到在相同列中的相鄰單元胞，并經(jīng)配置以維持在一關(guān)閉狀態(tài)，以使相鄰的該等單元胞相互電性絕緣。