[發(fā)明專利]基于TileLink的芯片互聯(lián)電路及數(shù)據(jù)傳輸方法

在審

• 申請?zhí)枺?/td>: 202210005373.2
• 申請日: 2022-01-05
• 公開（公告）號: CN114443530A
• 公開（公告）日: 2022-05-06
• 發(fā)明（設(shè)計(jì)）人: 虞致國;洪廣偉;顧曉峰
• 申請（專利權(quán)）人: 江南大學(xué)
• 主分類號: G06F13/36
• 分類號: G06F13/36;G06F13/42
• 代理公司: 哈爾濱市陽光惠遠(yuǎn)知識產(chǎn)權(quán)代理有限公司 23211
• 代理人: 張勇

本發(fā)明公開了基于TileLink的芯片互聯(lián)電路及數(shù)據(jù)傳輸方法，屬于芯片互聯(lián)技術(shù)領(lǐng)域。本發(fā)明的互聯(lián)電路包括：發(fā)送端和接收端；所述發(fā)送端和所述接收端分別被設(shè)置在采用TileLink總線的第一芯片和第二芯片內(nèi)，本發(fā)明可通過增加通道間仲裁和統(tǒng)一各通道數(shù)據(jù)格式的方式，解決了現(xiàn)有技術(shù)中無法進(jìn)行多通道數(shù)據(jù)跨片傳輸問題，且可根據(jù)TileLink總線數(shù)據(jù)寬度靈活配置電路結(jié)構(gòu)；通過參數(shù)化配置串化電路，使互聯(lián)電路可以適配任意接口寬度的SerDes；通過在仲裁電路中設(shè)置優(yōu)先級保證了消息在TileLink總線網(wǎng)絡(luò)的傳輸過程中不會進(jìn)入路由環(huán)路或資源死鎖，避免了總線死鎖現(xiàn)象的發(fā)生，極大優(yōu)化了芯片互聯(lián)結(jié)構(gòu)和數(shù)據(jù)傳輸方法。

技術(shù)領(lǐng)域

本發(fā)明涉及基于TileLink的芯片互聯(lián)電路及數(shù)據(jù)傳輸方法，屬于芯片互聯(lián)技術(shù)領(lǐng)域。

背景技術(shù)

在逐漸到來的后摩爾時代，芯片先進(jìn)制程逐漸逼近物理極限，另一方面，先進(jìn)制程的設(shè)計(jì)成本也水漲船高。在此背景下，將SoC系統(tǒng)分成多片芯片，再通過片間互聯(lián)形成整體的方案優(yōu)勢漸顯。而如何實(shí)現(xiàn)芯片間的互聯(lián)以及芯片間的數(shù)據(jù)傳輸是其中的重要問題。

TileLink總線是專為RISC-V指令集CPU設(shè)計(jì)的一種高速、低延遲、高吞吐量、可擴(kuò)展的片內(nèi)總線，用于連接處理器核、cache、DMA及其他設(shè)備。TileLink總線支持從單一外設(shè)到高吞吐量的復(fù)雜多外設(shè)的所有通訊需求，為任意數(shù)量的緩存和非緩存主設(shè)備提供一致性的訪問。

TileLink總線協(xié)議定義了5個通道，每個通道的方向及具體功能如下，通道A：由主設(shè)備到從設(shè)備，傳送一個請求，訪問指定的地址范圍或?qū)?shù)據(jù)進(jìn)行緩存操作。通道B：由從設(shè)備到主設(shè)備，傳輸一個請求，對主代理已緩存的某個地址上的數(shù)據(jù)進(jìn)行訪問或是寫回操作。通道C：由主設(shè)備到從設(shè)備，響應(yīng)通道B的請求，也用于自發(fā)寫回臟緩存數(shù)據(jù)(dirtiedcached data)。通道D：由從設(shè)備到主設(shè)備，向最初的請求者傳送一個數(shù)據(jù)回復(fù)響應(yīng)或是應(yīng)答消息。通道E：由主設(shè)備到從設(shè)備，傳輸來自最初請求者的緩存塊傳輸?shù)淖罱K應(yīng)答，用于序列化。

針對基于TileLink總線設(shè)計(jì)的芯片系統(tǒng)，目前尚沒有能夠根據(jù)TileLink總線及SerDes發(fā)送能力來靈活配置電路結(jié)構(gòu)完成總線數(shù)據(jù)跨芯片的傳輸方法和架構(gòu)方案。

專利CN113704151A(基于TileLink總線的芯片互聯(lián)架構(gòu)及互聯(lián)方法)公開了一種基于TileLink總線的互聯(lián)架構(gòu)及互聯(lián)方法，雖然解決了TileLink總線數(shù)據(jù)的跨芯片交互，并將片內(nèi)大位寬的并行TileLink總線數(shù)據(jù)串行傳輸?shù)搅硪恍酒峭暾鸗ileLink總線包含5個通道，包含普通的訪存操作和緩存一致性操作，專利CN113704151A只解決了通過A、D通道就能完成的基本訪存請求的操作，不能解決需要完整5個通道的緩存一致性的操作，也不能根據(jù)需要發(fā)送的TileLink總線具體通道、通道數(shù)據(jù)位寬及SerDes的數(shù)據(jù)發(fā)送位寬，靈活配置電路結(jié)構(gòu)，因此當(dāng)前的TileLink總線數(shù)據(jù)跨芯片互聯(lián)方案還存在總線通道不完整、總線操作傳輸不完整、不能根據(jù)TileLink總線具體通道、通道數(shù)據(jù)位寬和SerDes的數(shù)據(jù)發(fā)送位寬進(jìn)行靈活配置等缺點(diǎn)。

發(fā)明內(nèi)容

為了解決目前存在的跨片傳輸過程中的TileLink總線通道不完整、總線操作傳輸不完整和不能根據(jù)具體轉(zhuǎn)發(fā)的TileLink總線通道、通道數(shù)據(jù)位寬、SerDes的數(shù)據(jù)發(fā)送位寬進(jìn)行靈活配置電路結(jié)構(gòu)問題，本發(fā)明提供了一種基于TileLink的芯片互聯(lián)電路及數(shù)據(jù)傳輸方法。

本發(fā)明第一個目的在于提供一種基于TileLink的芯片互聯(lián)電路，所述互聯(lián)電路包括：發(fā)送端和接收端；所述發(fā)送端和所述接收端分別被設(shè)置在采用TileLink總線的第一芯片和第二芯片內(nèi)，所述第一芯片和第二芯片連接，所述互聯(lián)電路實(shí)現(xiàn)所述第一芯片和所述第二芯片的片間互聯(lián)和數(shù)據(jù)傳輸；