[發(fā)明專利]基于TileLink的芯片互聯(lián)電路及數(shù)據(jù)傳輸方法

在審

• 申請?zhí)枺?/td>: 202210005373.2
• 申請日: 2022-01-05
• 公開（公告）號: CN114443530A
• 公開（公告）日: 2022-05-06
• 發(fā)明（設(shè)計(jì)）人: 虞致國;洪廣偉;顧曉峰
• 申請（專利權(quán)）人: 江南大學(xué)
• 主分類號: G06F13/36
• 分類號: G06F13/36;G06F13/42
• 代理公司: 哈爾濱市陽光惠遠(yuǎn)知識產(chǎn)權(quán)代理有限公司 23211
• 代理人: 張勇

1.一種基于TileLink的芯片互聯(lián)電路，其特征在于，所述互聯(lián)電路包括：發(fā)送端和接收端；所述發(fā)送端和所述接收端分別被設(shè)置在采用TileLink總線的第一芯片和第二芯片內(nèi)，所述第一芯片和第二芯片連接，所述互聯(lián)電路實(shí)現(xiàn)所述第一芯片和所述第二芯片的片間互聯(lián)和數(shù)據(jù)傳輸；

所述發(fā)送端包括：第一TileLink串化解串模塊、第一Serdes控制模塊；所述第一TileLink串化解串模塊用于把接收到的來自TileLink總線的數(shù)據(jù)進(jìn)行格式統(tǒng)一并串化處理后發(fā)送給所述第一Serdes控制模塊，還用于將接收到的來自所述第一Serdes控制模塊的串化數(shù)據(jù)恢復(fù)成TileLink總線對應(yīng)通道的數(shù)據(jù)，并傳輸給TileLink總線；

所述接收端包括：第二TileLink串化解串模塊、第二Serdes控制模塊；所述第二TileLink串化解串模塊用于把接收到的來自TileLink總線的數(shù)據(jù)進(jìn)行格式統(tǒng)一并串化處理后發(fā)送給所述第二Serdes控制模塊，還用于將接收到的來自所述第二Serdes控制模塊的串化數(shù)據(jù)恢復(fù)成TileLink總線對應(yīng)通道的數(shù)據(jù)，并傳輸給TileLink總線；

所述第一Serdes控制模塊和所述第二Serdes控制模塊通過串行差分線連接。

2.根據(jù)權(quán)利要求1所述的芯片互聯(lián)電路，其特征在于，所述第一TileLink串化解串模塊包括：第一通道仲裁模塊、第一數(shù)據(jù)串化模塊、第一數(shù)據(jù)解串模塊；所述第一Serdes控制模塊包括：第一數(shù)據(jù)FIFO模塊、第一控制模塊、第一SerDes模塊；

在所述發(fā)射端，TileLink總線A、C、E中的若干通道連接所述第一通道仲裁模塊的輸入；所述第一通道仲裁模塊的輸出連接所述第一數(shù)據(jù)串化模塊的輸入；所述第一數(shù)據(jù)串化模塊的輸出連接所述第一SerDes模塊的并行數(shù)據(jù)輸入端口；所述第一SerDes模塊的并行數(shù)據(jù)輸出端口連接所述第一數(shù)據(jù)FIFO模塊的數(shù)據(jù)輸入；所述第一數(shù)據(jù)FIFO模塊的數(shù)據(jù)輸出連接所述第一數(shù)據(jù)解串模塊的輸入；所述第一數(shù)據(jù)FIFO模塊的數(shù)據(jù)數(shù)量輸出端口連接所述第一控制模塊；所述第一控制模塊連接所述第一SerDes模塊的控制端口；所述第一數(shù)據(jù)解串模塊的輸出連接所述TileLink總線B、D中的若干通道；

所述第一通道仲裁模塊用于將TileLink總線A、C、E中的若干通道的數(shù)據(jù)格式進(jìn)行統(tǒng)一后，仲裁出一路通道數(shù)據(jù)進(jìn)行發(fā)送；所述第一數(shù)據(jù)串化模塊用于將仲裁出的通道數(shù)據(jù)按所述第一SerDes模塊發(fā)送能力進(jìn)行串化；所述第一數(shù)據(jù)FIFO模塊用于緩存所述第一SerDes模塊輸出的數(shù)據(jù)，數(shù)據(jù)先入先出，并將內(nèi)部的數(shù)據(jù)數(shù)量輸出給所述第一控制模塊；所述第一控制模塊用于根據(jù)所述第一FIFO模塊內(nèi)數(shù)據(jù)數(shù)量對所述第一SerDes模塊進(jìn)行流量控制，控制所述第一SerDes模塊工作狀態(tài)；所述第一數(shù)據(jù)解串模塊用于將串化的數(shù)據(jù)恢復(fù)成TileLink總線對應(yīng)通道的數(shù)據(jù)；所述第一SerDes模塊，用于將并行數(shù)據(jù)串行發(fā)送，并接收來自所述接收端的串行數(shù)據(jù)后并行輸出。