[發明專利]一種擴頻解調仿真驗證系統

有效

• 申請號: 202210003987.7
• 申請日: 2022-01-04
• 公開（公告）號: CN114389719B
• 公開（公告）日: 2023-06-20
• 發明（設計）人: 祝周榮;張健;劉國斌;馬玉奇;云穎
• 申請（專利權）人: 上海航天計算機技術研究所
• 主分類號: H04B17/00
• 分類號: H04B17/00;H04B17/391;H04B1/69
• 代理公司: 上海漢聲知識產權代理有限公司 31236
• 代理人: 胡晶

1.一種擴頻解調仿真驗證系統，其特征在于，所述系統包括：仿數據信號源生成模塊、仿正弦余弦波生成模塊、仿碼偏自適應調整的擴頻碼生成模塊、仿擴頻調制模塊、仿解調數據接收模塊、仿工作狀態檢測模塊和記分板模塊；

仿數據信號源生成模塊，用于產生可判定是否丟幀的變化數據幀，從而根據信號頻率給出有意義的數據信號源；構建20bit幀頭+16bit幀計數+464bit數據位方式定義幀結構，按照該幀結構產生數據幀，并把數據幀打包壓縮到堆棧中同時記錄下堆棧中數據到記錄文件中，將數據存入期望數組EXP數組送到積分板模塊，作為后續數據比較的期望值；

仿正弦余弦波生成模塊，用于根據載波頻率模擬信號調制需要的正弦和余弦波；

仿碼偏自適應調整的擴頻碼生成模塊，用于產生根據擴頻頻率對數據信號源進行擴頻的擴頻碼；按照基帶處理FPGA擴頻碼生成公式生成1023位擴頻碼，將所述1023位擴頻碼放在只讀存儲器中；產生1個42位的初始值為0的計數器，所述計數器根據碼頻率和碼偏產生的碼字進行累加計數，將高10位的計數器值作為擴頻碼存儲器的地址，讀出擴頻碼；

仿擴頻調制模塊，用于將所述仿數據信號源生成模塊生成的位數據和仿碼偏自適應調整的擴頻碼生成模塊生成的擴頻碼進行異或得到擴頻后數據，對擴頻后的數據用仿正弦余弦波生成模塊產生的正弦值進行二相相移鍵控BPSK調制得到調制后的數值輸出給基帶處理FPGA，然后根據初始參數設置的電壓比值和FPGA的輸出AGC反饋值調整幅值大小，得到最終輸入的中頻模擬量；

仿解調數據接收模塊，用于接收所述基帶處理FPGA擴頻解調輸出的遙控數據，在遙控鎖定的情況下，對遙控數據進行串并轉換，根據20bit幀頭+16bit幀計數+464bit數據位方式定義幀結構，在收到20bit幀頭后，開始接收480bit數據，存放到ACT數組中，并根據幀格式進行解析和打印，生成記錄文件；

仿工作狀態檢測模塊，用于發送門控和時鐘給基帶處理FPGA，接收FPGA內部工作狀態，并能根據工作幀解析得到多普勒頻偏和輸入的多普勒頻偏進行比對，得到測試精度；

記分板模塊，對仿解調數據接收模塊接收到ACT數組后和仿數據信號源生成模塊的EXP數組的數據進行比對，若數據一致，則給出第幾幀一致的信息；若不一致，則打出錯誤警報，并分別給出期望結果和實測結果。

2.根據權利要求1所述的系統，其特征在于，所述仿數據信號源生成模塊用于：

根據信號頻率產生信號時鐘，在信號時鐘上升沿開始計數，根據計數值輸出數據堆棧的數據；通過幀頭標識數據開始的起始位置，每幀數據長度一致。

3.根據權利要求1所述的系統，其特征在于，所述仿正弦余弦波生成模塊包括正弦查找表和余弦查找表、載波頻率字f_word計算和正弦余弦取數地址計數器；

其中所述正弦查找表和余弦查找表分別是1個完整正弦和余弦波波形數值，其中載波頻率字f_word計算公式如下所示：

公式中f_word為載波頻率字，16進制；n表示二進制位寬，fs是系統采樣頻率，f_頻率是載波頻率，可根據FPGA接收范圍進行實時調整。

4.根據權利要求3所述的系統，其特征在于，所述載波實現的是從-多普勒頻偏～+多普勒頻偏掃頻的正弦和余弦載波；

其中，初始載波頻率字＝中頻頻率-多普勒頻偏，并在每個系統時鐘對載波頻率字進行累加即當前載波頻率字+掃頻頻率變化字；當頻率大于等于中頻頻率+多普勒頻偏，每個系統時鐘對載波頻率字進行遞減即當前載波頻率字-掃頻頻率變化字；其中掃頻頻率變化字計算方式為并在設計中加入1us掃頻載波變化率計算的每個時鐘的掃頻頻率變化字。

5.根據權利要求1所述的系統，其特征在于，所述仿碼偏自適應調整的擴頻碼生成模塊包括擴頻碼只讀存儲器、碼偏計算、碼頻率字計算和擴頻碼取數地址計數器。

6.根據權利要求5所述的系統，其特征在于，所述碼偏計算用于：根據多普勒頻偏和碼偏對應關系得到的碼頻率偏移，將碼頻率偏移+擴頻頻率得到最終的碼速率，并通過“碼速率*2³²/系統工作頻率”計算得到碼字。