[發明專利]一種擴頻解調仿真驗證系統

有效

• 申請號: 202210003987.7
• 申請日: 2022-01-04
• 公開（公告）號: CN114389719B
• 公開（公告）日: 2023-06-20
• 發明（設計）人: 祝周榮;張健;劉國斌;馬玉奇;云穎
• 申請（專利權）人: 上海航天計算機技術研究所
• 主分類號: H04B17/00
• 分類號: H04B17/00;H04B17/391;H04B1/69
• 代理公司: 上海漢聲知識產權代理有限公司 31236
• 代理人: 胡晶

本發明涉及一種擴頻解調仿真驗證系統，包括：仿數據信號源生成模塊、仿正弦余弦波生成模塊、仿碼偏自適應調整的擴頻碼生成模塊、仿擴頻調制模塊、仿解調數據接收模塊、仿工作狀態檢測模塊和記分板模塊。本發明適用于衛星產品中擴頻基帶處理FPGA的地面仿真驗證，可通過更改參數進行仿真環境的配置，從而模擬擴頻調制系統在多普勒頻偏為任意值情況下，尤其是在動態掃頻情況下驗證擴頻解調模塊FPGA各個模塊工作的正確性。同時本發明還可根據FPGA輸出的反饋AGC值調整FPGA輸入的中頻信號，為基帶處理FPGA提供閉環的仿真環境。

技術領域

本發明涉及衛星產品中的擴頻應答機領域，特別是本發明涉及一種擴頻解調仿真驗證系統。

背景技術

擴頻解調處理器作為通信設備廣泛應用于衛星工程。使用FPGA進行擴頻解調處理設計的好處是運行速度快、功耗小、成本低，缺點是使用芯片進行設計，算法十分復雜，從而導致內部信號及其繁冗，容易存在設計隱患。而硬件聯測觀測信號有限，無法觀測全部繁冗信號，發現設計隱患。

現有的仿真驗證方法均是用數學建模軟件Matlab模擬調制信號產生輸入數據文件，在仿真器中在每個系統時鐘上升沿讀取一個數據，這樣依次將數據導入運行，這樣做的弊端非常明顯。首先，由于擴頻應答機系統擴頻基帶處理FPGA的系統時鐘頻率均較高，通常為60～100Mhz，而實際單位信號只有1khz，對FPGA輸入而言每個時鐘就有1個數據，這就導致每個單位信號的數據量達到6萬～10萬，一幀數據量就達到3k萬～5k萬。而計算機的緩存有限，因此傳統的Matlab模擬調制信號輸入方法只能驗證1個到幾個單位信號的輸入，往往只能測試基帶處理FPGA的捕獲功能，沒有辦法驗證后續的跟蹤和位同步功能。其次，即使計算機緩存足夠大，使用Matlab一次性產生一幀數據量文件，無法進行動態變化掃頻跟蹤功能測試。再次，傳統的Matlab生成數據模型方法，無法和仿真器之間方便傳遞，實現AGC反饋，驗證基帶處理FPGA控制能量穩定功能最后，傳統的Matlab生成數據模型方法，無法實現調制前的遙控數據和接收解調后的遙控數據之間數據一致性比對，無法完成閉環測試，因此無法驗證基帶處理FPGA的錯鎖丟幀情況。

發明內容

為了模擬實際實時變化的載波中頻信號，實現實時閉環測試，以保證對基帶處理FPGA的功能測試覆蓋率，本申請提出了一種擴頻解調仿真驗證系統，所述系統包括：仿數據信號源生成模塊、仿正弦余弦波生成模塊、仿碼偏自適應調整的擴頻碼生成模塊、仿擴頻調制模塊、仿解調數據接收模塊、仿工作狀態檢測模塊和記分板模塊；

仿數據信號源生成模塊，用于產生可判定是否丟幀的變化數據幀，從而根據信號頻率給出有意義的數據信號源；

仿正弦余弦波生成模塊，用于根據載波頻率模擬信號調制需要的正弦和余弦波；

仿碼偏自適應調整的擴頻碼生成模塊，用于產生根據擴頻頻率對數據信號源進行擴頻的擴頻碼；按照基帶處理FPGA擴頻碼生成公式生成1023位擴頻碼，將所述1023位擴頻碼放在只讀存儲器中；產生1個42位的初始值為0的計數器，所述計數器根據碼頻率和碼偏產生的碼字進行累加計數，將高10位的計數器值作為擴頻碼存儲器的地址，讀出擴頻碼；

仿擴頻調制模塊，用于將所述仿數據信號源生成模塊生成的位數據和仿碼偏自適應調整的擴頻碼生成模塊生成的擴頻碼進行異或得到擴頻后數據，對擴頻后的數據用正弦值進行二相相移鍵控BPSK調制得到調制后的數值，然后根據初始參數設置的電壓比值和FPGA的輸出AGC反饋值調整幅值大小，得到最終輸入的中頻模擬量；

仿解調數據接收模塊，用于接收所述基帶處理FPGA擴頻解調輸出的遙控數據，在遙控鎖定的情況下，對遙控數據進行串并轉換，確定幀頭后開始接收后續數據，當接收一定量的數據后記錄數據到ACT數組即實測結果送到記分板模塊進行比對；

仿工作狀態檢測模塊，用于發送門控和時鐘個基帶處理FPGA，接收FPGA內部工作狀態，并能根據工作幀解析得到多普勒頻偏和輸入的多普勒頻偏進行比對，得到測試精度；