[發明專利]采用頂側接觸件和背側接觸件用于FET的功率信號和邏輯信號的頂側布線和背側布線的場效應晶體管（FET）電路以及相關的互補金屬氧化物半導體（CMOS）電路

在審

• 申請號: 202180054719.1
• 申請日: 2021-07-30
• 公開（公告）號: CN116018681A
• 公開（公告）日: 2023-04-25
• 發明（設計）人: S·S·宋;D·沙瑪;B·查瓦;H·利姆;P·馮;康相赫;金鐘海;P·奇達姆巴拉姆;K·雷姆;G·納拉帕蒂;V·寶娜帕里;F·旺
• 申請（專利權）人: 高通股份有限公司
• 主分類號: H01L23/535
• 分類號: H01L23/535
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 張寧

場效應晶體管(FET)電路采用頂側接觸件和背側接觸件，用于FET的功率信號和邏輯信號的頂側布線和背側布線。提供了一種包括FET的FET電路，該FET包括導電溝道、源極、漏極和柵極。該FET電路還包括頂側金屬接觸件，該頂側金屬接觸件與該FET的源極、該漏極和該柵極中的至少一者電耦合。該FET電路還包括背側金屬接觸件，該背側金屬接觸件與該FET的該源極、該漏極和該柵極中的至少一者電耦合。該FET電路還包括頂側金屬線和背側金屬線，該頂側金屬線和背側金屬線相應電耦合到該頂側金屬接觸件和該背側金屬接觸件，以向該FET提供功率布線和信號布線。還提供了包括PFET和NFET的互補金屬氧化物半導體(CMOS)電路，PFET和NFET各自包括用于功率布線和信號布線的頂側接觸件和背側接觸件。

優先權申請

本申請要求于2020年9月18日提交的標題為“FIELD-EFFECT?TRANSITORS(FET)CIRCUITS?EMPLOYING?TOPSIDE?AND?BACKSIDE?CONTACTS?FOR?TOPSIDE?AND?BACKSIDEROUTING?OF?FET?POWER?AND?LOGIC?SIGNALS,AND?RELATED?COMPLEMENTARY?METAL?OXIDESEMICONDUCTOR(CMOS)CIRCUITS(采用頂側接觸件和背側接觸件用于FET的功率信號和邏輯信號的頂側布線和背側布線的場效應晶體管(FET)電路以及相關的互補金屬氧化物半導體(CMOS)電路)”的美國專利申請序列第17/025,211號的優先權，該專利申請的全部內容通過引用并入本文。

技術領域

本公開的領域涉及采用P型FET(pFET)和N型FET(NFET)來形成邏輯電路的場效應晶體管(FET)和互補金屬氧化物半導體(CMOS)集成電路。

背景技術

晶體管是現代電子設備中必不可少的部件。在許多現代電子設備的集成電路(IC)中采用了大量的晶體管。例如，諸如中央處理單元(CPU)、數字信號處理器(DSP)和存儲器系統的部件均采用大量晶體管用于邏輯電路和存儲器設備。

一種類型的晶體管是場效應晶體管(FET)。FET使用電場來控制源極和漏極之間的電流流動。通過向FET的柵極施加電壓來控制電流的流動，這又改變了源極和漏極之間的導電性。不同類型的FET包括平面FET、鰭式FET(FinFET)和全環繞柵極(GAA)FET。在采用FET的集成電路(IC)中，IC包括源極金屬接觸件、漏極金屬接觸件和柵極金屬接觸件，該源極金屬接觸件、漏極金屬接觸件和柵極金屬接觸件形成為相應與FET的源極、漏極和柵極接觸以向FET提供信號布線(routing)。金屬接觸件然后連接到IC的互連層中的金屬線，該互連層在包括FET的IC的半導體或有源層上方，用于通過源極金屬接觸件、漏極金屬接觸件和柵極金屬接觸件將信號布線到FET的源極、漏極和柵極。例如，如果采用FET的電路需要將功率信號耦合到FET的源極，則源極接觸件被耦合到被設計成攜載功率的金屬線。作為另一個示例，如果采用FET的電路需要將邏輯信號耦合到FET的漏極，則漏極接觸耦合到被設計成攜載邏輯信號的金屬線。

隨著采用FET的電路的節點尺寸在IC中減小以節省區域和/或允許在給定的區域或芯片尺寸中制造更多的FET，相鄰FET之間的柵極間距也可以減小。這可以減小IC中相鄰FET的源極和漏極之間的距離，增加設置在FET上方用于提供信號布線的互連層中的布線擁塞。增加的信號布線擁塞會導致互連層中的金屬線更靠近地設置在一起，從而增加布線線的寄生電容并且因此增加FET的電容。FET上電容的增加會降低FET的性能。

發明內容