[發明專利]采用頂側接觸件和背側接觸件用于FET的功率信號和邏輯信號的頂側布線和背側布線的場效應晶體管（FET）電路以及相關的互補金屬氧化物半導體（CMOS）電路

在審

• 申請號: 202180054719.1
• 申請日: 2021-07-30
• 公開（公告）號: CN116018681A
• 公開（公告）日: 2023-04-25
• 發明（設計）人: S·S·宋;D·沙瑪;B·查瓦;H·利姆;P·馮;康相赫;金鐘海;P·奇達姆巴拉姆;K·雷姆;G·納拉帕蒂;V·寶娜帕里;F·旺
• 申請（專利權）人: 高通股份有限公司
• 主分類號: H01L23/535
• 分類號: H01L23/535
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 張寧

1.一種場效應晶體管(FET)電路，包括：

信號傳遞金屬線，被配置為攜載邏輯信號；

功率軌，被配置為攜載來自電源的功率信號；

FET，包括：

導電溝道，被設置在襯底上方；

源極，被設置在所述導電溝道的第一端部中，所述源極包括源極頂表面和源極底表面；

漏極，被設置在所述導電溝道的與所述第一端部相對的第二端部中，所述漏極包括漏極頂表面和漏極底表面；以及

柵極，被設置在所述導電溝道的至少一部分上方并且在所述導電溝道的所述第一端部和所述第二端部之間，所述柵極包括柵極頂表面和柵極底表面；

頂側金屬接觸件，與所述源極頂表面、所述漏極頂表面和所述柵極頂表面中的一者接觸；

背側金屬接觸件，與所述源極底表面、所述漏極底表面和所述柵極底表面中的一者接觸；

頂側金屬線，被設置在所述柵極上方，所述頂側金屬線電耦合到所述信號傳遞金屬線和所述功率軌中的一者以及所述頂側金屬接觸件；以及

背側金屬線，被設置在所述導電溝道下方，所述背側金屬線電耦合到所述功率軌和所述信號傳遞金屬線中未耦合到所述頂側金屬線的一者以及所述背側金屬接觸件。

2.根據權利要求1所述的FET電路，其中所述背側金屬接觸件包括豎直互連通路(過孔)，所述豎直互連通路(過孔)與所述源極底表面、所述漏極底表面和所述柵極底表面中的一者接觸。

3.根據權利要求1所述的FET電路，還包括：

第二背側金屬接觸件，與所述源極底表面、所述漏極底表面和所述柵極底表面中的不與所述背側金屬接觸件接觸的一者接觸；以及

第二背側金屬線，被設置在所述導電溝道下方，所述第二背側金屬線電耦合到所述第二背側金屬接觸件和所述信號傳遞金屬線。

4.根據權利要求3所述的FET電路，其中：

所述背側金屬接觸件與所述源極底表面接觸；以及

所述第二背側金屬接觸件與所述漏極底表面接觸。

5.根據權利要求3所述的FET電路，其中：

所述背側金屬接觸件與所述漏極底表面接觸；以及

所述第二背側金屬接觸件與所述源極底表面接觸。

6.根據權利要求3所述的FET電路，其中：

所述導電溝道沿著所述導電溝道的所述第一端部和所述第二端部之間的第一縱向軸線延伸；

所述背側金屬線沿著平行于所述第一縱向軸線的第二縱向軸線延伸；以及

所述第二背側金屬線沿著平行于所述第二縱向軸線的第三縱向軸線延伸。

7.根據權利要求1所述的FET電路，還包括：

所述襯底包括襯底頂表面和襯底底表面；

掩埋氧化物(BOX)層，被設置在所述襯底頂表面上；

所述背側金屬線被設置在所述襯底底表面下方；

所述源極被設置成與所述BOX層接觸；以及

所述漏極被設置成與所述BOX層接觸。

8.根據權利要求7所述的FET電路，其中以下至少一者：

所述源極延伸穿過所述BOX層，使得所述源極底表面與所述襯底頂表面接觸；以及

所述漏極延伸穿過所述BOX層，使得所述漏極底表面與所述襯底頂表面接觸。

9.根據權利要求8所述的FET電路，其中：

所述背側金屬接觸件包括豎直互連通路(過孔)，所述豎直互連通路(過孔)包括過孔頂表面，所述過孔頂表面與所述源極底表面和所述漏極底表面中的一者接觸。

10.根據權利要求9所述的FET電路，其中所述過孔與所述襯底接觸。