[發(fā)明專利]一種半導(dǎo)體器件及其制備方法在審
| 申請?zhí)枺?/td> | 202180003480.5 | 申請日: | 2021-08-31 |
| 公開(公告)號: | CN113906551A | 公開(公告)日: | 2022-01-07 |
| 發(fā)明(設(shè)計)人: | 侯會丹;姚蘭;石艷偉 | 申請(專利權(quán))人: | 長江存儲科技有限責(zé)任公司 |
| 主分類號: | H01L21/762 | 分類號: | H01L21/762;H01L21/8238 |
| 代理公司: | 深圳紫藤知識產(chǎn)權(quán)代理有限公司 44570 | 代理人: | 孟霞 |
| 地址: | 430205 湖北省武*** | 國省代碼: | 湖北;42 |
| 權(quán)利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關(guān)鍵詞: | 一種 半導(dǎo)體器件 及其 制備 方法 | ||
本發(fā)明公開了一種半導(dǎo)體器件及其制備方法,先對第一器件區(qū)的襯底進(jìn)行刻蝕形成至少一個第一溝槽,然后對第一器件區(qū)和第二器件區(qū)的襯底進(jìn)行刻蝕,以在第一溝槽的位置對應(yīng)形成第一隔離槽和在第二器件區(qū)形成第二隔離槽。其中,第一隔離槽的深度大于第二隔離槽的深度。
技術(shù)領(lǐng)域
本發(fā)明總體上涉及電子器件,并且更具體的,涉及一種半導(dǎo)體器件及其制備方法。
背景技術(shù)
NAND存儲器件是具有功耗低、質(zhì)量輕且性能佳的非易失存儲產(chǎn)品,在電子產(chǎn)品中得到了廣泛的應(yīng)用。平面結(jié)構(gòu)的NAND器件已近實際擴(kuò)展的極限,為了進(jìn)一步的提高存儲容量,降低每比特的存儲成本,提出了3D NAND存儲器。在3D NAND存儲器結(jié)構(gòu)中,采用垂直堆疊多層數(shù)據(jù)存儲單元的方式,實現(xiàn)堆疊式的存儲器結(jié)構(gòu)。
3D NAND存儲器件還包括控制芯片,控制芯片一般采用互補(bǔ)金屬氧化物半導(dǎo)體(Complementary Metal Oxide Semiconductor,COMS)。在COMS中會同時存在高壓金屬氧化物半導(dǎo)體晶體管(How Voltage Metal Oxide Semiconductor,HVMOS)和低壓金屬氧化物半導(dǎo)體晶體管(Low Voltage Metal Oxide Semiconductor,LVMOS)。CMOS中還可能存在超低壓金屬氧化物半導(dǎo)體晶體管(LowLowVoltage Metal Oxide Semiconductor,LLVMOS),LLVMOS的電壓比LVMOS的電壓更低。
在目前的3D-NAND工藝中,我們現(xiàn)在一般都是把HVMOS/LVMOS/LLVMOS器件的隔離結(jié)構(gòu)(如淺溝槽隔離(Shallow Trench Isolation,STI))做成了滿足HVMOS的一樣大的深度,這樣LVMOS/LLVMOS其實是比需求做的更深了,這樣就限制了LVMOS/LLVMOS的面積,導(dǎo)致LVMOS/LLVMOS器件的面積不能進(jìn)一步縮小,也就限制了CMOS的面積。
技術(shù)問題
本發(fā)明的目的在于提供一種半導(dǎo)體器件及其制備方法,旨在縮小CMOS的面積。
技術(shù)解決方案
一方面,本發(fā)明提供一種半導(dǎo)體器件的制備方法,包括:
提供襯底,所述襯底包括第一器件區(qū)和與所述第一器件區(qū)相鄰的第二器件區(qū);
對所述第一器件區(qū)的襯底進(jìn)行刻蝕,以形成至少一個第一溝槽;
對所述第一器件區(qū)和第二器件區(qū)的襯底進(jìn)行刻蝕,以在所述至少一個第一溝槽的位置對應(yīng)形成至少一個第一隔離槽和在所述第二器件區(qū)形成至少一個第二隔離槽;
其中,所述第一隔離槽在垂直于所述襯底的縱向上的深度大于所述第二隔離槽在所述縱向上的深度。
進(jìn)一步優(yōu)選的,所述第一隔離槽和第二隔離槽在平行于所述襯底的橫向上的寬度,分別沿遠(yuǎn)離所述襯底的表面的方向逐漸減小,且所述第二隔離槽的頂部寬度大于所述第一隔離槽的頂部寬度。
進(jìn)一步優(yōu)選的,所述第一隔離槽與第二隔離槽的深度之差等于所述第一溝槽在所述縱向上的深度。
進(jìn)一步優(yōu)選的,所述第一溝槽、第一隔離槽和第二隔離槽分別為多個且各自間隔設(shè)置,且多個所述第一溝槽與多個所述第一隔離槽一一對應(yīng);所述對所述第一器件區(qū)的襯底進(jìn)行刻蝕的步驟之后,還包括:
在所述襯底中形成位于每相鄰兩個所述第一溝槽之間的第一摻雜阱區(qū)。
進(jìn)一步優(yōu)選的,所述在所述襯底中形成位于每相鄰兩個所述第一溝槽之間的第一摻雜阱區(qū)的步驟,包括:
在所述襯底上形成第一犧牲層;
對位于每相鄰兩個所述第一溝槽之間的襯底進(jìn)行第一次離子注入;
去除所述第一犧牲層;
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息,商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于長江存儲科技有限責(zé)任公司,未經(jīng)長江存儲科技有限責(zé)任公司許可,擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作,請聯(lián)系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/202180003480.5/2.html,轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 上一篇:一種半導(dǎo)體器件及其制備方法
- 下一篇:用于視頻編解碼的方法和裝置
- 同類專利
- 專利分類
H01L 半導(dǎo)體器件;其他類目中不包括的電固體器件
H01L21-00 專門適用于制造或處理半導(dǎo)體或固體器件或其部件的方法或設(shè)備
H01L21-02 .半導(dǎo)體器件或其部件的制造或處理
H01L21-64 .非專門適用于包含在H01L 31/00至H01L 51/00各組的單個器件所使用的除半導(dǎo)體器件之外的固體器件或其部件的制造或處理
H01L21-66 .在制造或處理過程中的測試或測量
H01L21-67 .專門適用于在制造或處理過程中處理半導(dǎo)體或電固體器件的裝置;專門適合于在半導(dǎo)體或電固體器件或部件的制造或處理過程中處理晶片的裝置
H01L21-70 .由在一共用基片內(nèi)或其上形成的多個固態(tài)組件或集成電路組成的器件或其部件的制造或處理;集成電路器件或其特殊部件的制造





