[發明專利]一種半導體器件及其制備方法

在審

• 申請號: 202180003480.5
• 申請日: 2021-08-31
• 公開（公告）號: CN113906551A
• 公開（公告）日: 2022-01-07
• 發明（設計）人: 侯會丹;姚蘭;石艷偉
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L21/8238
• 代理公司: 深圳紫藤知識產權代理有限公司 44570
• 代理人: 孟霞

1.一種半導體器件的制備方法，其包括：

提供襯底，所述襯底包括第一器件區和與所述第一器件區相鄰的第二器件區；

對所述第一器件區的襯底進行刻蝕，以形成至少一個第一溝槽；

對所述第一器件區和第二器件區的襯底進行刻蝕，以在所述至少一個第一溝槽的位置對應形成至少一個第一隔離槽和在所述第二器件區形成至少一個第二隔離槽；

其中，所述第一隔離槽在垂直于所述襯底的縱向上的深度大于所述第二隔離槽在所述縱向上的深度。

2.根據權利要求1所述的半導體器件的制備方法，其中，所述第一隔離槽和第二隔離槽在平行于所述襯底的橫向上的寬度，分別沿遠離所述襯底的表面的方向逐漸減小，且所述第二隔離槽的頂部寬度大于所述第一隔離槽的頂部寬度。

3.根據權利要求1所述的半導體器件的制備方法，其中，所述第一隔離槽與第二隔離槽的深度之差等于所述第一溝槽在所述縱向上的深度。

4.根據權利要求1所述的半導體器件的制備方法，其中，所述第一溝槽、第一隔離槽和第二隔離槽分別為多個且各自間隔設置，且多個所述第一溝槽與多個所述第一隔離槽一一對應；所述對所述第一器件區的襯底進行刻蝕的步驟之后，還包括：

在所述襯底中形成位于每相鄰兩個所述第一溝槽之間的第一摻雜阱區。

5.根據權利要求4所述的半導體器件的制備方法，其中，所述在所述襯底中形成位于每相鄰兩個所述第一溝槽之間的第一摻雜阱區的步驟，包括：

在所述襯底上形成第一犧牲層；

對位于每相鄰兩個所述第一溝槽之間的襯底進行第一次離子注入；

去除所述第一犧牲層；

在所述襯底上形成第二犧牲層，所述第二犧牲層位于所述第一器件區和第二器件區；

對位于每相鄰兩個所述多個第一溝槽之間的襯底進行第二次離子注入，以形成位于每相鄰兩個所述第一溝槽之間的第一摻雜阱區；

去除位于所述第一器件區的所述第二犧牲層。

6.根據權利要求5所述的半導體器件的制備方法，其中，所述對所述第一器件區和第二器件區的襯底進行刻蝕的步驟，包括：

在所述第一器件區的襯底上形成絕緣層，所述絕緣層位于所述第一摻雜阱區的上方和位于所述第一溝槽的內表面；

在所述絕緣層上和位于所述第二器件區的所述第二犧牲層的表面形成硬掩模層，所述硬掩模層具有與多個所述第一溝槽一一對應的多個第一開口、且具有對應所述第二器件區間隔設置的多個第二開口；

利用所述硬掩模層對所述絕緣層和位于所述第二器件區的所述第二犧牲層進行刻蝕，以形成與多個所述第一摻雜阱區一一對應的多個第一柵絕緣層和位于所述第二器件區的多個第三犧牲層；

利用所述硬掩模層對所述襯底進行刻蝕，以形成與所述多個第一開口一一對應的多個第一隔離槽，且在所述第二器件區形成與所述多個第二開口一一對應的多個第二隔離槽；

去除所述硬掩模層。

7.根據權利要求4所述的半導體器件的制備方法，其中，所述對所述第一器件區和第二器件區的襯底進行刻蝕的步驟之后，還包括：

在所述襯底中形成位于每相鄰兩個所述第二隔離槽之間的第二摻雜阱區，所述第二摻雜阱區在所述縱向上的深度小于所述第一摻雜阱區在所述縱向上的深度。

8.根據權利要求1所述的半導體器件的制備方法，其中，還包括：

在所述第一隔離槽和第二隔離槽中填充絕緣材料。

9.一種半導體器件，其包括：

襯底，所述襯底包括第一器件區和與所述第一器件區相鄰的第二器件區；

位于所述第一器件區的襯底中的至少一個第一隔離結構；

位于所述第二器件區的襯底中的至少一個第二隔離結構；

其中，所述第一隔離結構在垂直于所述襯底的縱向上的深度大于所述第二隔離結構在所述縱向上的深度。