[發明專利]具有凹陷柵極晶體管的外圍電路及其形成方法

在審

• 申請號: 202180002506.4
• 申請日: 2021-06-30
• 公開（公告）號: CN113678253A
• 公開（公告）日: 2021-11-19
• 發明（設計）人: 石艷偉;王言虹;甘程;陳亮;劉威;夏志良;周文犀;張坤;楊遠程
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/11524
• 分類號: H01L27/11524;H01L27/11526;H01L27/11551;H01L27/1157;H01L27/11573;H01L27/11578
• 代理公司: 北京永新同創知識產權代理有限公司 11376
• 代理人: 林錦輝;劉景峰

在某些方面中，公開了一種用于形成三維(3D)存儲器裝置的方法。在第一襯底上形成包括NAND存儲器串的陣列的第一半導體結構。在第二襯底上形成包括凹陷柵極晶體管的第二半導體結構。所述凹陷柵極晶體管包括深入到所述第二襯底中的凹陷柵極結構。以面對面的方式鍵合所述第一半導體結構和所述第二半導體結構，使得所述NAND存儲器串的陣列橫跨鍵合界面耦接至所述凹陷柵極晶體管。

技術領域

本公開涉及存儲器裝置及其制造方法。

背景技術

通過改善工藝技術、電路設計、程序算法和制造工藝使平面存儲器單元縮小到了更小的尺寸。然而，隨著存儲器單元的特征尺寸接近下限，平面工藝和制造技術變得更具挑戰而且成本昂貴。結果，平面存儲器單元的存儲密度接近上限。

三維(3D)存儲器架構能夠解決平面存儲器單元中的密度限制。3D存儲器架構包括存儲器陣列和用于有助于存儲器陣列的操作的外圍電路。

發明內容

在一個方面中，公開了一種用于形成3D存儲器裝置的方法。在第一襯底上形成包括NAND存儲器串的陣列的第一半導體結構。在第二襯底上形成包括凹陷柵極晶體管的第二半導體結構。所述凹陷柵極晶體管包括深入到所述第二襯底中的凹陷柵極結構。以面對面的方式鍵合所述第一半導體結構和所述第二半導體結構，使得所述NAND存儲器串的陣列橫跨鍵合界面耦接至所述凹陷柵極晶體管。

在另一方面中，公開了一種用于形成半導體器件的方法。在襯底中形成凹陷。形成位于所述凹陷的側壁和底表面上的第一柵極電介質以及位于所述襯底上的第二柵極電介質。形成位于所述第一柵極電介質上的第一柵電極以及位于所述第二柵極電介質上的第二柵電極。

附圖說明

被并入本文并且形成說明書的部分的附圖例示了本公開的各個方面并且與說明書一起進一步用于解釋本公開的原理，并且使相關領域的技術人員能夠做出和使用本公開。

圖1A示出了根據本公開的一些方面的示例性3D存儲器裝置的截面的示意圖。

圖1B示出了根據本公開的一些方面的另一示例性3D存儲器裝置的截面的示意圖。

圖2示出了根據本公開的一些方面的包括具有頁緩沖器的外圍電路的示例性存儲器裝置的示意性電路圖。

圖3示出了根據本公開的一些方面的包括存儲器單元陣列和外圍電路的示例性存儲器裝置的框圖。

圖4示出了根據本公開的一些方面的具有多個平面和頁緩沖器的示例性存儲器裝置的示意性平面圖。

圖5示出了根據本公開的一些方面的具有存儲器單元陣列和包括頁緩沖器的外圍電路的示例性存儲器裝置的示意性平面圖。

圖6A示出了根據本公開的一些方面的示例性平坦柵極晶體管的平面圖和截面的側視圖。

圖6B示出了根據本公開的一些方面的示例性凹陷柵極晶體管的平面圖和截面的側視圖。

圖7示出了根據本公開的一些方面的具有凹陷柵極晶體管和平坦柵極晶體管的示例性半導體器件的截面的側視圖。

圖8A示出了根據一些實施方式的示例性3D存儲器裝置的截面的側視圖。

圖8B示出了根據一些實施方式的另一示例性3D存儲器裝置的截面的側視圖。

圖8C示出了根據一些實施方式的又一示例性3D存儲器裝置的截面的側視圖。

圖8D示出了根據一些實施方式的又一示例性3D存儲器裝置的截面的側視圖。

圖9A–9J示出了根據本公開的一些方面的用于形成具有凹陷柵極晶體管和平坦柵極晶體管的示例性半導體器件的制造過程。

圖10示出了根據本公開的一些方面的用于形成示例性3D存儲器裝置的方法的流程圖。