[發明專利]具有凹陷柵極晶體管的外圍電路及其形成方法

在審

• 申請號: 202180002506.4
• 申請日: 2021-06-30
• 公開（公告）號: CN113678253A
• 公開（公告）日: 2021-11-19
• 發明（設計）人: 石艷偉;王言虹;甘程;陳亮;劉威;夏志良;周文犀;張坤;楊遠程
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: H01L27/11524
• 分類號: H01L27/11524;H01L27/11526;H01L27/11551;H01L27/1157;H01L27/11573;H01L27/11578
• 代理公司: 北京永新同創知識產權代理有限公司 11376
• 代理人: 林錦輝;劉景峰

1.一種用于形成三維(3D)存儲器裝置的方法，包括：

在第一襯底上形成包括NAND存儲器串的陣列的第一半導體結構；

在第二襯底上形成包括凹陷柵極晶體管的第二半導體結構，所述凹陷柵極晶體管包括深入到所述第二襯底中的凹陷柵極結構；以及

以面對面的方式鍵合所述第一半導體結構和所述第二半導體結構，使得所述NAND存儲器串的陣列橫跨鍵合界面耦接至所述凹陷柵極晶體管。

2.根據權利要求1所述的方法，其中，形成所述第二半導體結構包括：

在所述第二襯底中形成凹陷；

在所述凹陷的側壁和底表面上形成柵極電介質；以及

在所述柵極電介質上形成柵電極。

3.根據權利要求2所述的方法，其中，形成所述第二半導體結構還包括：

在所述第二襯底中形成阱，使得所述凹陷位于所述阱中；以及

形成通過所述凹陷柵極結構隔開的源極和漏極。

4.根據權利要求1-3中的任一項所述的方法，其中，

形成所述第一半導體結構包括在所述NAND存儲器串的陣列之上形成包括多個第一鍵合觸點的第一鍵合層；

形成所述第二半導體結構包括在所述凹陷柵極晶體管之上形成包括多個第二鍵合觸點的第二鍵合層；以及

在所述鍵合之后，所述第一鍵合觸點與所述第二鍵合觸點在所述鍵合界面處接觸。

5.根據權利要求1-4中的任一項所述的方法，還包括：

在所述鍵合之后，對所述第一襯底和所述第二襯底中的一個襯底減薄，所述一個襯底位于所述第一襯底和所述第二襯底中的另一個襯底之上；以及

在所減薄的第一襯底或第二襯底上形成互連層。

6.根據權利要求1-5中的任一項所述的方法，其中，所述鍵合包括混合鍵合。

7.根據權利要求1-6中的任一項所述的方法，其中，形成所述第二半導體結構包括在所述第二襯底上形成所述凹陷柵極晶體管和平坦柵極晶體管。

8.根據權利要求1-7中的任一項所述的方法，其中，形成所述第二半導體結構包括：

在第一器件層中形成所述凹陷柵極晶體管；以及

在第二器件層中形成平坦柵極晶體管。

9.根據權利要求8所述的方法，其中，所述第一器件層和所述第二器件層層彼此堆疊設置。

10.根據權利要求1-9中的任一項所述的方法，其中，

形成所述第二半導體結構包括在所述第二襯底上形成所述凹陷柵極晶體管；以及

形成所述第一半導體結構包括在器件層中形成平坦柵極晶體管。

11.根據權利要求10所述的方法，其中，所述器件層和所述NAND存儲器串的陣列彼此堆疊設置。

12.一種用于形成半導體器件的方法，包括：

在襯底中形成凹陷；

形成位于所述凹陷的側壁和底表面上的第一柵極電介質以及位于所述襯底上的第二柵極電介質；以及

形成位于所述第一柵極電介質上的第一柵電極以及位于所述第二柵極電介質上的第二柵電極。

13.根據權利要求12所述的方法，其中，所述凹陷的深度處于50nm和100nm之間。

14.根據權利要求12或13所述的方法，還包括：

在所述襯底中形成第一阱和第二阱，使得所述凹陷位于所述第一阱中，并且所述第二柵極電介質位于所述第二阱上；

在所述第一阱中形成通過所述第一柵極電介質和所述第一柵電極隔開的第一源極和第一漏極；以及

在所述第二阱中形成第二源極和第二漏極。