[實用新型]全加器

有效

• 申請號: 202120667886.0
• 申請日: 2021-03-31
• 公開（公告）號: CN214380869U
• 公開（公告）日: 2021-10-08
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 北京源啟先進微電子有限公司
• 主分類號: H03K19/20
• 分類號: H03K19/20
• 代理公司: 北京合智同創知識產權代理有限公司 11545
• 代理人: 李杰

本實用新型實施例提供一種全加器，包括：第一異或電路、第二異或電路、進位電路、第一輸出級電路、第二輸出級電路；第一異或電路用于接入第一求和信號和第二求和信號，第一異或電路包括兩組比較電路；兩組比較電路的輸出端連接，并作為第一異或電路的輸出端，以輸出第一異或信號；第二異或電路，用于對第一異或信號以及進位輸入信號進行異或計算，并通過第一輸出級輸出具有驅動能力的求和輸出信號；進位電路用于根據第一求和信號和第二求和信號中的一個、進位輸入信號以及第一異或信號進行計算，并通過第二輸出級電路輸出具有驅動能力的進位輸出信號。

技術領域

本實用新型涉及電子電路技術領域，尤其涉及一種全加器。

背景技術

全加器，又稱full-adder，是一種能夠實現兩個二進制數相加求和的電路，二進制數的每一位一般對應一個一位全加器，一位全加器能夠處理本位的求和以及低位的加法進位，并輸出本位的求和結果以及本位的加法進位。

此外，全加器不僅能完成加法計算，還可以參與減法、乘法、除法等運算，是微處理器、數字信號處理器等處理器中重要的組成部分，因此，降低全加器的功耗具有重要的意義。

一般情況下，全加器會采用多個MOS管，MOS管的源端會連接到電源VCC或者接地，MOS管的柵極會接入本位的求和輸出信號或者低位的進位信號。但是這種結構的全加器的功耗較高。

因此，現有技術亟需解決的技術問題是提供另一種功耗較低的全加器。

實用新型內容

本實用新型的實施例提供了一種全加器，以克服上述的全加器功耗較高的問題。

一方面，為達到上述目的，本實用新型的實施例提供了一種全加器，包括：第一異或電路、第二異或電路、進位電路；

所述第一異或電路用于接入第一求和信號和第二求和信號，所述第一異或電路包括兩組比較電路；

所述比較電路包括第一MOS管和第二MOS管，所述第一MOS管的柵極與所述第二MOS管的源極連接，并作為所述比較電路的第一輸入端，所述第一MOS管的源極與所述第二MOS管的柵極連接，并作為所述比較電路的第二輸入端，所述第一MOS管的漏極與所述第二MOS管的漏極連接，作為所述比較電路的輸出端；

第一求和信號和第二求和信號分別接入第一組比較電路的兩個輸入端，所述第一組比較電路在第一求和信號不等于第二求和信號時，輸出高電平；

第一求和信號的反向信號和第二求和信號分別接入第二組比較電路的兩個輸入端，所述第二組比較電路在第一求和信號的反向信號不等于第二求和信號時，輸出低電平；

兩組比較電路的輸出端連接，并作為所述第一異或電路的輸出端，輸出第一異或信號；

所述第二異或電路，用于對所述第一異或信號以及進位輸入信號進行異或計算，所述第二異或電路的輸出端與所述第一輸出級電路的輸入端連接，通過所述第一輸出級輸出具有驅動能力的求和輸出信號；

所述進位電路用于根據第一求和信號和第二求和信號中的一個、進位輸入信號以及所述第一異或信號進行計算，所述進位電路的輸出端與所述第二輸出級電路的輸入端連接，通過所述第二輸出級電路輸出具有驅動能力的進位輸出信號。

可選地，本申請任意實施例中，第一組所述比較電路中的MOS管為PMOS管，以在第一求和信號不等于第二求和信號時，通過所述第一求和信號和所述第二求和信號中的低電平信號控制PMOS管導通，并通過所述第一求和信號和所述第二求和信號中的高電平信號將第一組所述比較電路的輸出上拉為高電平。