[實用新型]半導體封裝結構

有效

• 申請號: 202120334679.3
• 申請日: 2021-02-05
• 公開（公告）號: CN214279953U
• 公開（公告）日: 2021-09-24
• 發明（設計）人: 張振輝;陳奕武;倪勝錦;黃宏遠
• 申請（專利權）人: 美光科技公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L25/065
• 代理公司: 北京律盟知識產權代理有限責任公司 11287
• 代理人: 王龍

本申請實施例是關于半導體封裝結構。根據一實施例的半導體封裝結構包括襯底；及第一類型的第一裸片，其位于襯底上方。第一類型的第一裸片包括第一裸片區域；第二裸片區域，其鄰近第一裸片區域；及第一分割線溝槽，其位于第一裸片區域與第二裸片區域之間。本申請實施例提供半導體封裝結構的制造工藝簡單且高效，其具有較高的裝置密度和良好的產品質量。

技術領域

本申請實施例涉及半導體領域，特別是涉及半導體封裝結構。

背景技術

隨著半導體技術的飛速發展，市場對于裝置密度(即，每一半導體封裝結構中的芯片或裸片的數量)提出了越來越高的要求。現有的存儲器封裝結構存在許多問題。比如，由于并排堆疊的多個裸片之間存在許多微小的間隙而造成的模塑風險。又如，由于控制器的一部分位于并排堆疊的裸片下方而造成的控制器容易發生分層的風險?；蛘撸瑢τ诓⑴欧胖玫膬蓚€高長寬比的裸片，由于兩個裸片之間的間距較小(例如，約200微米)且裸片本身高長寬比，從而導致兩個裸片難以精確地對準放置，因而容易出現裸片傾斜、相鄰裸片之間發生碰撞、裸片的一角暴露于半導體封裝結構之外，及晶片結合(Die Attachment)時裸片破裂的風險。又如，由控制器所放置的位置引起的電性能方面的缺陷。具體而言，在包括多個堆疊的動態隨機存取存儲器裸片(DRAM)和NAND裸片的半導體封裝結構中，若控制器完全位于多個堆疊的DRAM裸片下方，則可能出現NAND裸片與控制器之間的不平衡的信號缺陷，且布線復雜性較高。又如，常規的芯片上板(BOC，board on chip)類型的封裝結構具有結構限制，即，每一封裝結構僅能包括一個芯片，因而導致裝置密度難以提升。

鑒于上述問題，業界需要尋找一種新的半導體封裝結構，其可在具有更大的裝置密度的同時，能夠避免現有的半導體封裝結構出現的上述問題。

實用新型內容

本申請實施例的目的之一在于提供一種半導體封裝結構，其使用兩個或更多個未切割的裸片進行堆疊，從而提高半導體封裝結構的裝置密度。

根據本申請的一實施例提供的一種半導體封裝結構，其包括：襯底；及第一類型的第一裸片，其位于所述襯底上方，所述第一類型的第一裸片包括：第一裸片區域；第二裸片區域，其鄰近所述第一裸片區域；及第一分割線溝槽，其位于所述第一裸片區域與所述第二裸片區域之間。

在本申請的一些實施例中，半導體封裝結構進一步包括位于所述第一裸片區域中的多個第一焊盤；位于所述第二裸片區域中的多個第二焊盤；重新分布層，其連接所述多個第一焊盤中的每一者和所述多個第二焊盤中的每一者。

在本申請的一些實施例中，半導體封裝結構進一步包括多個重新定位焊盤，其通過所述重新分布層電連接至所述多個第一焊盤或所述多個第二焊盤中的一者。

在本申請的一些實施例中，半導體封裝結構進一步包括將所述多個重新定位焊盤中的一者電耦合至所述襯底的連接器。

在本申請的一些實施例中，其中所述多個重新定位焊盤面對所述襯底，且所述連接器是連接至所述襯底的底部表面的結合線。

在本申請的一些實施例中，其中所述多個重新定位焊盤面對所述襯底，且所述連接器是連接至所述襯底的頂部表面的焊料凸塊。

在本申請的一些實施例中，半導體封裝結構進一步包括堆疊于所述第一類型的第一裸片上方的所述第一類型的第二裸片，所述第一類型的第二裸片包括：第一裸片區域；第二裸片區域，其鄰近所述第一裸片區域；及第一分割線溝槽，其位于所述第一裸片區域與所述第二裸片區域之間。

在本申請的一些實施例中，其中所述第一類型的第二裸片暴露所述第一類型的第一裸片的所述多個重新定位焊盤。

在本申請的一些實施例中，半導體封裝結構進一步包括位于所述襯底和所述第一類型的第一裸片之間的第二類型的第一裸片，其中所述第二類型的第一裸片在所述第一分割線溝槽的投影下方。