[發(fā)明專利]一種芯片封裝結(jié)構(gòu)

在審

• 申請?zhí)枺?/td>: 202111672032.2
• 申請日: 2021-12-31
• 公開（公告）號: CN114188307A
• 公開（公告）日: 2022-03-15
• 發(fā)明（設(shè)計(jì)）人: 談侃;白建民;周耀;于方艷
• 申請（專利權(quán)）人: 蚌埠希磁科技有限公司
• 主分類號: H01L23/538
• 分類號: H01L23/538;H01L23/552
• 代理公司: 北京三聚陽光知識產(chǎn)權(quán)代理有限公司 11250
• 代理人: 王藝涵

1.一種芯片封裝結(jié)構(gòu)，其特征在于，包括：

基板(1)，包括頂層、底層和中間層，所述頂層上設(shè)置有N個引腳，所述中間層上設(shè)置有連接至少兩個所述引腳的線路，其中，N≥2；

集成電路模塊(4)和至少一個電子元件，與所述基板(1)電連接，所述集成電路模塊(4)上設(shè)置有M個端口，所述電子元件上設(shè)置有P個端口，每個所述端口適于經(jīng)由所述頂層表面的線路與一個所述引腳連接，所述電子元件的端口適于經(jīng)由所述引腳及所述中間層上的線路與所述集成電路模塊(4)的端口連接，其中，M、P為正整數(shù)，M+P＝N。

2.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述基板(1)的中間層的數(shù)量為多層，至少兩層所述中間層上的線路在所述頂層上的投影至少部分重合。

3.根據(jù)權(quán)利要求2所述的芯片封裝結(jié)構(gòu)，其特征在于，每層所述中間層上線路之間形成差分。

4.根據(jù)權(quán)利要求3所述的芯片封裝結(jié)構(gòu)，其特征在于，所述集成電路模塊(4)包括四個端口；所述電子元件的數(shù)量為兩個，每個所述電子元件包括四個端口；所述中間層為四層，每層所述中間層上設(shè)置有一條所述線路，四條所述線路彼此獨(dú)立、互不導(dǎo)通，每條所述線路適于依次連接第一電子元件(2)上的一個端口、所述集成電路模塊(4)上的一個端口及第二電子元件(3)上的一個端口。

5.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述電子元件或所述集成電路模塊(4)的端口與所述基板(1)上的引腳之間的連接方式為在所述頂層表面打線連接。

6.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述基板(1)還包括：過孔(5)，所述過孔(5)的數(shù)量與所述引腳的數(shù)量相等，一個所述過孔(5)的一端與一個所述引腳連接，另一端與一層所述中間層上的線路連接。

7.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述基板(1)的頂層、底層及中間層之間設(shè)置有銅屏蔽層，所述銅屏蔽層接地，適于屏蔽外部干擾。

8.根據(jù)權(quán)利要求1所述的芯片封裝結(jié)構(gòu)，其特征在于，所述底層為焊盤層，適于與外部結(jié)構(gòu)焊接連接。

9.根據(jù)權(quán)利要求1-8任意一項(xiàng)所述的芯片封裝結(jié)構(gòu)，其特征在于，所述集成電路模塊(4)為ASIC。

10.根據(jù)權(quán)利要求1-8任意一項(xiàng)所述的芯片封裝結(jié)構(gòu)，其特征在于，所述電子元件為TMR或GMR或AMR。