[發(fā)明專利]一種FPGA，F(xiàn)IFO存儲裝置及數(shù)據(jù)緩存方法

在審

• 申請?zhí)枺?/td>: 202111666483.5
• 申請日: 2021-12-30
• 公開（公告）號: CN114461545A
• 公開（公告）日: 2022-05-10
• 發(fā)明（設(shè)計）人: 王媛麗;闞宏偉;王江為;楊樂
• 申請（專利權(quán)）人: 蘇州浪潮智能科技有限公司
• 主分類號: G06F12/0875
• 分類號: G06F12/0875
• 代理公司: 北京集佳知識產(chǎn)權(quán)代理有限公司 11227
• 代理人: 韓宏星

本申請公開了一種FPGA，F(xiàn)IFO及基于FIFO的數(shù)據(jù)緩存方法，F(xiàn)IFO存儲裝置配置有重加載寫端口和重加載讀端口，該方法包括：每次FIFO存儲裝置寫使能時，按照當(dāng)前的寫指針地址將數(shù)據(jù)寫入至FIFO存儲裝置的存儲器中，并且將存儲器的寫指針地址加1；當(dāng)重加載寫端口使能時，通過重加載寫端口接收重加載寫地址，并將重加載寫地址的數(shù)值賦值給存儲器的寫指針地址；每次FIFO存儲裝置讀使能時進行1次數(shù)據(jù)讀取，并且將存儲器的讀指針地址加1；當(dāng)重加載讀端口使能時，通過重加載讀端口接收重加載讀地址，并將重加載讀地址的數(shù)值賦值給存儲器的讀指針地址。應(yīng)用本申請的方案，實現(xiàn)了數(shù)據(jù)重傳且降低了成本。

技術(shù)領(lǐng)域

本發(fā)明涉及數(shù)據(jù)處理技術(shù)領(lǐng)域，特別是涉及一種FPGA，F(xiàn)IFO及基于FIFO的數(shù)據(jù)緩存方法。

背景技術(shù)

隨著大數(shù)據(jù)、物聯(lián)網(wǎng)、移動互聯(lián)、云計算等技術(shù)的蓬勃發(fā)展，大量的數(shù)據(jù)需要高效的實時處理分析。網(wǎng)絡(luò)互聯(lián)的設(shè)備在數(shù)據(jù)傳輸過程中，可能會出現(xiàn)數(shù)據(jù)的丟失或誤碼的情況，如果將大數(shù)據(jù)量重新傳輸會消耗整體的處理帶寬，也會增加業(yè)務(wù)的延遲時間。近年來，隨著FPGA(Field Programmable Gate Array，現(xiàn)場可編程邏輯門陣列)的快速發(fā)展，利用FPGA的并行和低延時特性，可以有效地實現(xiàn)網(wǎng)絡(luò)加速和數(shù)據(jù)傳輸。

在FPGA的系統(tǒng)設(shè)計中，以增加數(shù)據(jù)傳輸率、處理大量數(shù)據(jù)流、匹配具有不同傳輸率的系統(tǒng)為目的而廣泛使用FIFO(First Input First Output，先進先出)存儲模塊，從而提高了系統(tǒng)性能。FIFO是一種先入先出的數(shù)據(jù)緩存裝置，即先寫入FIFO的數(shù)據(jù)先被讀出。

在網(wǎng)絡(luò)傳輸?shù)臉I(yè)務(wù)過程中可能會出現(xiàn)數(shù)據(jù)的丟失或誤碼的情況，因此傳輸機制中需要有數(shù)據(jù)重傳功能，即，將之前已發(fā)送的數(shù)據(jù)重新打包傳輸。因此，目前的FPGA的設(shè)計，是使用另一個同樣的FIFO用于緩存之前已發(fā)送的報文數(shù)據(jù)。由于需要第二個FIFO來實現(xiàn)FPGA的數(shù)據(jù)重傳功能，因此成本較高。此外，由于FIFO在FPGA邏輯代碼中頻繁地使用，也會降低FPGA設(shè)計代碼的穩(wěn)定性以及效率等。

綜上所述，如何有效地實現(xiàn)數(shù)據(jù)重傳功能，且降低成本，是目前本領(lǐng)域技術(shù)人員急需解決的技術(shù)問題。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種FPGA，F(xiàn)IFO及基于FIFO的數(shù)據(jù)緩存方法，以有效地實現(xiàn)數(shù)據(jù)重傳功能，且降低了成本。

為解決上述技術(shù)問題，本發(fā)明提供如下技術(shù)方案：

一種數(shù)據(jù)緩存方法，應(yīng)用于FIFO存儲裝置中，所述FIFO存儲裝置配置有重加載寫端口和重加載讀端口，所述數(shù)據(jù)緩存方法包括：

每次FIFO存儲裝置寫使能時，按照當(dāng)前的寫指針地址將數(shù)據(jù)寫入至FIFO存儲裝置的存儲器中，并且將所述存儲器的所述寫指針地址加1；

當(dāng)所述重加載寫端口使能時，通過所述重加載寫端口接收重加載寫地址，并將所述重加載寫地址的數(shù)值賦值給所述存儲器的所述寫指針地址；

每次FIFO存儲裝置讀使能時進行1次數(shù)據(jù)讀取，并且將所述存儲器的讀指針地址加1；

當(dāng)所述重加載讀端口使能時，通過所述重加載讀端口接收重加載讀地址，并將所述重加載讀地址的數(shù)值賦值給所述存儲器的所述讀指針地址。

優(yōu)選的，還包括：

當(dāng)所述存儲器在空狀態(tài)下寫入數(shù)據(jù)之后，將寫入的首地址數(shù)據(jù)置入所述讀數(shù)據(jù)總線上，并且將所述存儲器的讀指針地址加1；

相應(yīng)的，所述每次FIFO存儲裝置讀使能時進行1次數(shù)據(jù)讀取，并且將所述存儲器的讀指針地址加1，包括：

每次FIFO存儲裝置讀使能，且當(dāng)前的讀指針地址中存在未讀取的數(shù)據(jù)時，將當(dāng)前的讀指針地址中的數(shù)據(jù)置入讀數(shù)據(jù)總線上，并且將所述存儲器的讀指針地址加1。

優(yōu)選的，還包括：