[發(fā)明專利]一種FPGA，F(xiàn)IFO存儲(chǔ)裝置及數(shù)據(jù)緩存方法在審

申請(qǐng)?zhí)枺?/td>	202111666483.5	申請(qǐng)日：	2021-12-30
公開（公告）號(hào)：	CN114461545A	公開（公告）日：	2022-05-10
發(fā)明（設(shè)計(jì)）人：	王媛麗;闞宏偉;王江為;楊樂	申請(qǐng)（專利權(quán)）人：	蘇州浪潮智能科技有限公司
主分類號(hào)：	G06F12/0875	分類號(hào)：	G06F12/0875
代理公司：	北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227	代理人：	韓宏星
地址：	215100 江蘇省蘇州市吳***	國省代碼：	江蘇;32
權(quán)利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關(guān)鍵詞：	一種 fpga fifo 存儲(chǔ) 裝置數(shù)據(jù) 緩存方法
鉆瓜網(wǎng) 技術(shù)展會(huì) 專利詞庫專利權(quán)人專利榜在售專利公布日期熱門專利

【權(quán)利要求書】：

1.一種數(shù)據(jù)緩存方法，其特征在于，應(yīng)用于FIFO存儲(chǔ)裝置中，所述FIFO存儲(chǔ)裝置配置有重加載寫端口和重加載讀端口，所述數(shù)據(jù)緩存方法包括：

每次FIFO存儲(chǔ)裝置寫使能時(shí)，按照當(dāng)前的寫指針地址將數(shù)據(jù)寫入至FIFO存儲(chǔ)裝置的存儲(chǔ)器中，并且將所述存儲(chǔ)器的所述寫指針地址加1；

當(dāng)所述重加載寫端口使能時(shí)，通過所述重加載寫端口接收重加載寫地址，并將所述重加載寫地址的數(shù)值賦值給所述存儲(chǔ)器的所述寫指針地址；

每次FIFO存儲(chǔ)裝置讀使能時(shí)進(jìn)行1次數(shù)據(jù)讀取，并且將所述存儲(chǔ)器的讀指針地址加1；

當(dāng)所述重加載讀端口使能時(shí)，通過所述重加載讀端口接收重加載讀地址，并將所述重加載讀地址的數(shù)值賦值給所述存儲(chǔ)器的所述讀指針地址。

2.根據(jù)權(quán)利要求1所述的數(shù)據(jù)緩存方法，其特征在于，還包括：

當(dāng)所述存儲(chǔ)器在空狀態(tài)下寫入數(shù)據(jù)之后，將寫入的首地址數(shù)據(jù)置入所述讀數(shù)據(jù)總線上，并且將所述存儲(chǔ)器的讀指針地址加1；

相應(yīng)的，所述每次FIFO存儲(chǔ)裝置讀使能時(shí)進(jìn)行1次數(shù)據(jù)讀取，并且將所述存儲(chǔ)器的讀指針地址加1，包括：

每次FIFO存儲(chǔ)裝置讀使能，且當(dāng)前的讀指針地址中存在未讀取的數(shù)據(jù)時(shí)，將當(dāng)前的讀指針地址中的數(shù)據(jù)置入讀數(shù)據(jù)總線上，并且將所述存儲(chǔ)器的讀指針地址加1。

3.根據(jù)權(quán)利要求1所述的數(shù)據(jù)緩存方法，其特征在于，還包括：

當(dāng)檢測出所述存儲(chǔ)器為滿狀態(tài)時(shí)，控制滿狀態(tài)標(biāo)志生效以禁止繼續(xù)寫入數(shù)據(jù)。

4.根據(jù)權(quán)利要求3所述的數(shù)據(jù)緩存方法，其特征在于，所述檢測出所述存儲(chǔ)器為滿狀態(tài)，包括：

當(dāng)檢測出當(dāng)前的讀指針地址減去當(dāng)前的寫指針地址所得到的差值大于等于預(yù)設(shè)數(shù)值，且未檢測到所述重加載寫端口使能時(shí)，確定出所述存儲(chǔ)器為滿狀態(tài)。

5.根據(jù)權(quán)利要求1所述的數(shù)據(jù)緩存方法，其特征在于，還包括：

當(dāng)檢測出所述存儲(chǔ)器為空狀態(tài)時(shí)，控制空狀態(tài)標(biāo)志生效以禁止繼續(xù)讀取數(shù)據(jù)。

6.根據(jù)權(quán)利要求5所述的數(shù)據(jù)緩存方法，其特征在于，所述檢測出所述存儲(chǔ)器為空狀態(tài)，包括：

當(dāng)檢測出當(dāng)前的讀指針地址等于當(dāng)前的寫指針地址，且未檢測到所述重加載讀端口使能時(shí)，確定出所述存儲(chǔ)器為空狀態(tài)。

7.根據(jù)權(quán)利要求1至6任一項(xiàng)所述的數(shù)據(jù)緩存方法，其特征在于，還包括：

接收配置指令，并根據(jù)所述配置指令的內(nèi)容修改所述FIFO存儲(chǔ)裝置的自身配置。

8.根據(jù)權(quán)利要求7所述的數(shù)據(jù)緩存方法，其特征在于，所述配置指令中包括所述FIFO存儲(chǔ)裝置的深度和數(shù)據(jù)位寬。

9.一種FIFO存儲(chǔ)裝置，其特征在于，所述FIFO存儲(chǔ)裝置配置有重加載寫端口和重加載讀端口，所述FIFO存儲(chǔ)裝置用于執(zhí)行時(shí)如權(quán)利要求1至8任一項(xiàng)所述的數(shù)據(jù)緩存方法的步驟。

10.一種FPGA，其特征在于，包括權(quán)利要求9所述的FIFO存儲(chǔ)裝置。

下載完整專利技術(shù)內(nèi)容需要扣除積分，VIP會(huì)員可以免費(fèi)下載。

免登錄下載普通用戶下載升級(jí)VIP會(huì)員，免費(fèi)下載

該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于蘇州浪潮智能科技有限公司，未經(jīng)蘇州浪潮智能科技有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】

本文鏈接：http://www.szxzyx.cn/pat/books/202111666483.5/1.html，轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。