[發(fā)明專利]基于二值憶阻器的正負(fù)三值SR觸發(fā)器電路

在審

• 申請(qǐng)?zhí)枺?/td>: 202111664099.1
• 申請(qǐng)日: 2021-12-31
• 公開（公告）號(hào): CN114301429A
• 公開（公告）日: 2022-04-08
• 發(fā)明（設(shè)計(jì)）人: 王曉媛;周嘉維;吳志茹;楊柳
• 申請(qǐng)（專利權(quán)）人: 杭州電子科技大學(xué)
• 主分類號(hào): H03K3/356
• 分類號(hào): H03K3/356
• 代理公司: 杭州君度專利代理事務(wù)所(特殊普通合伙) 33240
• 代理人: 陳煒

本發(fā)明公開了一種基于二值憶阻器的正負(fù)三值SR觸發(fā)器電路。本發(fā)明包括信號(hào)觸發(fā)電路和信號(hào)鎖存電路。信號(hào)鎖存電路包括三個(gè)相同的基本邏輯門和復(fù)合邏輯門，對(duì)應(yīng)的一對(duì)基本邏輯門和復(fù)合邏輯門構(gòu)成一組邏輯單元。每個(gè)基本邏輯門包括兩個(gè)憶阻器，負(fù)極作為單元輸入端，正極連接，作為基本邏輯門輸出端。復(fù)合邏輯門包括四個(gè)憶阻器和兩個(gè)MOS管，一個(gè)憶阻器的正極接基本邏輯門輸出端，負(fù)極與另一憶阻器的負(fù)極連接后接兩個(gè)MOS管的柵極，一個(gè)MOS管的漏極通過(guò)憶阻器接電源，源極接另一個(gè)MOS管的漏極。觸發(fā)電路包括三個(gè)相同結(jié)構(gòu)的復(fù)合邏輯門，分別接信號(hào)鎖存電路的三個(gè)單元輸入端。本發(fā)明電路結(jié)構(gòu)清晰簡(jiǎn)單、易于實(shí)現(xiàn)，可以正負(fù)通用。

技術(shù)領(lǐng)域

本發(fā)明屬于電路設(shè)計(jì)技術(shù)領(lǐng)域，涉及三值數(shù)字邏輯電路結(jié)構(gòu)，具體涉及一種基于二值憶阻器的正負(fù)三值SR觸發(fā)器電路。

背景技術(shù)

1971年美國(guó)加州大學(xué)伯克利分校蔡少棠教授從電路理論完備性角度，預(yù)測(cè)了除電阻、電容和電感之外，還存在第四種遺失的無(wú)源基本電路元件，表征電荷和磁通量之間的關(guān)系，并將其命名為憶阻器。憶阻器概念提出之后的三十多年時(shí)間里，由于無(wú)法獲得憶阻器器件的實(shí)物，關(guān)于憶阻器的研究幾乎毫無(wú)進(jìn)展。直到2008年，惠普實(shí)驗(yàn)室將憶阻器這一理論概念與TiO₂器件中電阻雙極性轉(zhuǎn)變現(xiàn)象聯(lián)系起來(lái)，提出憶阻器的惠普模型。作為一種非線性納米元件，HP憶阻器具有獨(dú)特的納米尺寸、記憶特性、非易失特性、硬開關(guān)特性等，可以應(yīng)用到醫(yī)學(xué)、生物科學(xué)、神經(jīng)網(wǎng)絡(luò)、混沌系統(tǒng)、微電子等相關(guān)領(lǐng)域中。

目前大部分研究都是將憶阻器應(yīng)用于二值數(shù)字邏輯電路系統(tǒng)中，而相比二值信號(hào)，多值信號(hào)攜帶更多的信息量，可以提高傳輸信號(hào)線與集成電路的信息密度和處理信息的時(shí)間和空間利用率。在三值邏輯電路中，存在一個(gè)介于低電平和高電平之間的中間電平，在減小功耗和電路集成方面都有很大的作用。因此，三值邏輯系統(tǒng)已經(jīng)逐漸成為二進(jìn)制邏輯系統(tǒng)的替代品，在實(shí)現(xiàn)高密度邏輯系統(tǒng)方面，其具有更高的運(yùn)算速度、更小的計(jì)算級(jí)和更小的芯片面積，被廣泛的應(yīng)用于各種算法和邏輯應(yīng)用的設(shè)計(jì)。

發(fā)明內(nèi)容

本發(fā)明的目的是提供一種基于二值憶阻器的正負(fù)三值SR觸發(fā)器電路，適用于正三值和負(fù)三值的通用SR觸發(fā)器電路。

本發(fā)明的正負(fù)三值SR觸發(fā)器電路包括信號(hào)觸發(fā)電路和信號(hào)鎖存電路。

所述的信號(hào)觸發(fā)電路包括三個(gè)相同的復(fù)合邏輯門，每個(gè)復(fù)合邏輯門包括四個(gè)憶阻器和兩個(gè)MOS管；第一憶阻器的負(fù)極和第二憶阻器的負(fù)極連接后接第一MOS管的柵極和第二MOS管的柵極，第一MOS管的漏極接第三憶阻器的負(fù)極，第三憶阻器的的正極接電源，第一MOS管的源極接第二MOS管的漏極和第四憶阻器的正極，第二MOS管的源極和第四憶阻器的負(fù)極接地。三個(gè)復(fù)合邏輯門中的三個(gè)第一憶阻器的正極分別作為信號(hào)觸發(fā)電路的高位、次位和低位信號(hào)輸入端，對(duì)應(yīng)的第一MOS管的漏極分別作為信號(hào)觸發(fā)電路的高位、次位和低位信號(hào)輸出端，三個(gè)第二憶阻器的正極連接后作為觸發(fā)信號(hào)輸入端。

所述的信號(hào)鎖存電路包括三個(gè)相同的基本邏輯門和三個(gè)相同的復(fù)合邏輯門，對(duì)應(yīng)的一對(duì)基本邏輯門和復(fù)合邏輯門構(gòu)成一組邏輯單元。

每個(gè)邏輯單元中，基本邏輯門包括兩個(gè)憶阻器，其中第五憶阻器的負(fù)極和第六憶阻器的負(fù)極分別作為基本邏輯門的輸入端，第五憶阻器的正極和第六憶阻器的正極連接，作為基本邏輯門輸出端；

復(fù)合邏輯門包括四個(gè)憶阻器和兩個(gè)MOS管，第七憶阻器的正極接基本邏輯門輸出端，第七憶阻器的負(fù)極和第八憶阻器的負(fù)極連接后接第三MOS管的柵極和第四MOS管的柵極，第三MOS管的漏極接第九憶阻器的負(fù)極，第九憶阻器的正極接電源，第三MOS管的源極接第四MOS管的漏極和第十憶阻器的正極，第十憶阻器的負(fù)極和第四MOS管的源極接地；