[發明專利]一種深硅刻蝕方法和半導體工藝設備

在審

• 申請號: 202111662968.7
• 申請日: 2021-12-30
• 公開（公告）號: CN114446779A
• 公開（公告）日: 2022-05-06
• 發明（設計）人: 林源為
• 申請（專利權）人: 西安北方華創微電子裝備有限公司;北京北方華創微電子裝備有限公司
• 主分類號: H01L21/3065
• 分類號: H01L21/3065;H01L21/67
• 代理公司: 北京潤澤恒知識產權代理有限公司 11319
• 代理人: 蘇培華

本發明實施例提供了一種深硅刻蝕方法和半導體工藝設備，應用于半導體裝備技術領域，該方法包括：獲取目標工藝參數的初始參數值和終末參數值，以及其它工藝參數的實時參數值，確定與刻蝕區域的刻蝕次數對應的目標工藝參數的實時參數值，采用沉積工藝參數的實時參數值進行沉積鈍化，采用刻蝕工藝參數的實時參數值進行刻蝕，重復確定目標工藝參數的實時參數值的步驟，以及對刻蝕區域進行沉積鈍化和刻蝕的步驟，直至刻蝕次數達到刻蝕總次數。工藝參數的參數值隨刻蝕次數的增大按S型曲線變化，使刻蝕初期和刻蝕后期與刻蝕中期具有不同的橫向刻蝕強度，從而可以減小深硅結構的中部和下部之間的尺寸差異。

技術領域

本發明涉及半導體裝備技術領域，特別是涉及一種深硅刻蝕方法和半導體工藝設備。

背景技術

深硅刻蝕是微電子領域中的一項重要工藝，采用該工藝刻蝕形成的硅通孔(Through Silicon Vias，TSV)和溝槽柵等深硅結構可以顯著提升器件的性能、降低器件功耗和體積。

目前，主要采用干法刻蝕工藝進行深硅刻蝕，干法刻蝕過程中，采用沉積步和刻蝕步交替進行的方式進行深硅刻蝕。在沉積步中，向半導體工藝設備中的工藝腔室內通入沉積氣體，在深硅結構的側壁和底部形成聚合物層(也可以稱之為鈍化層)對深硅結構的側壁進行保護。在刻蝕步中，向工藝腔室內通入刻蝕氣體，刻蝕氣體縱向刻蝕，刻蝕掉深硅結構底部的聚合物層和部分襯底層，同時橫向刻蝕，對深硅結構的側壁進行刻蝕。沉積步和刻蝕步交替進行，經過多次循環刻蝕，形成深硅結構。在深硅刻蝕過程中，隨著刻蝕深度的增大，刻蝕氣體的刻蝕效率和沉積氣體的沉積效率會發生不同的變化，導致刻蝕形成的深硅結構中部和下部之間的尺寸相差較大。

發明內容

本發明實施例所要解決的技術問題是深硅結構中部和下部之間的尺寸相差較大的問題。

為了解決上述問題，本發明實施例公開了一種深硅刻蝕方法，該方法包括：獲取多項工藝參數中目標工藝參數的初始參數值和終末參數值，以及除所述目標工藝參數之外的其它工藝參數的實時參數值；所述目標工藝參數包括所述多項工藝參數中的沉積工藝參數和/或刻蝕工藝參數；

確定與所述刻蝕區域的刻蝕次數對應的所述目標工藝參數的實時參數值；所述目標工藝參數的實時參數值隨所述刻蝕次數的增大，從所述初始參數值至所述終末參數值按S型曲線變化，以使對所述刻蝕區域的刻蝕強度隨所述刻蝕次數的增大而增大；

采用所述多項工藝參數中的沉積工藝參數的實時參數值控制工藝腔室對所述刻蝕區域進行沉積鈍化，并采用所述多項工藝參數中的刻蝕工藝參數的實時參數值控制所述工藝腔室對所述刻蝕區域進行刻蝕；

在每次對所述刻蝕區域進行刻蝕之后，對所述刻蝕次數進行更新；

在更新后的所述刻蝕次數未達到刻蝕總次數的情況下，重復確定所述目標工藝參數的實時參數值的步驟，以及對所述刻蝕區域進行沉積鈍化和刻蝕的步驟，直至所述刻蝕次數達到所述刻蝕總次數。

本發明實施例公開了一種半導體工藝設備，所述半導體工藝設備包括控制器，所述控制器被配置為執行如上所述的深硅刻蝕方法。

與背景技術相比，本發明包括以下優點：獲取多項工藝參數中目標工藝參數的初始參數值和終末參數值，以及除目標工藝參數之外的其它工藝參數的實時參數值，確定與刻蝕區域的刻蝕次數對應的目標工藝參數的實時參數值，采用多項工藝參數中的沉積工藝參數的實時參數值控制工藝腔室對刻蝕區域進行沉積鈍化，并采用多項工藝參數中的刻蝕工藝參數的實時參數值控制工藝腔室對刻蝕區域進行刻蝕，在每次對刻蝕區域進行刻蝕之后，對刻蝕次數進行更新，在刻蝕次數未達到刻蝕總次數的情況下，重復確定目標工藝參數的實時參數值的步驟，以及對刻蝕區域進行沉積鈍化和刻蝕的步驟，直至刻蝕次數達到刻蝕總次數。由于在深硅刻蝕過程中，工藝參數的參數值隨刻蝕次數的增大按S型曲線變化，可以使刻蝕初期和刻蝕后期與刻蝕中期具有不同的橫向刻蝕強度，從而可以減小深硅結構的中部和下部之間的尺寸差異。

附圖說明