[發(fā)明專利]半導體結構及其制備方法

有效

• 申請?zhí)枺?/td>: 202111661669.1
• 申請日: 2021-12-31
• 公開（公告）號: CN114326338B
• 公開（公告）日: 2023-10-13
• 發(fā)明（設計）人: 艾仙雄;軒攀登;方超;魏禹農;吁衛(wèi)東;袁元;陳安
• 申請（專利權）人: 長江存儲科技有限責任公司
• 主分類號: G03F9/00
• 分類號: G03F9/00
• 代理公司: 北京英思普睿知識產權代理有限公司 16018
• 代理人: 劉瑩;聶國斌

本公開提供了一種半導體結構及其制備方法。本公開提供的半導體結構包括：襯底；多個存儲堆疊結構，位于襯底上，相鄰的存儲堆疊結構之間通過切割道彼此分隔；對準標記，位于襯底的暴露于切割道內的區(qū)域中，用于實現光學對準；以及虛設輔形結構，位于襯底上，并位于包含對準標記的切割道中。

技術領域

本申請涉及半導體設計及制造領域，更具體地，涉及半導體結構及其制備方法。

背景技術

近些年，半導體結構及其制備工藝得到了不斷地發(fā)展。其中例如三維存儲器件由于其存儲密度大、存儲量高，在市場上得到了越來越廣泛的應用。

三維存儲器件的制備工藝復雜，由晶圓到最終多個獨立的三維存儲器件的制備完成，需要經歷幾十或更多道工序。而光刻工藝是其中最為重要的工藝步驟之一，其主要作用是將掩模板上的圖形復制到硅片上，為下一步進行刻蝕或者離子注入等工序做好準備。一般來講，光刻工藝要經歷硅片表面清洗烘干、涂底、旋涂光刻膠、軟烘、對準曝光、后烘、顯影、硬烘、刻蝕、檢測等一系列工序。光刻作為不同工序之間的銜接，通常需要對預先形成在例如晶圓的切割道(scribe lane)上的光學對準標記進行對位，以便進入下一道工序。因此，光刻工藝的對準精度至關重要，直接影響著三維存儲器的加工質量和最終性能。

然而，在相關制備工藝中，會產生不同因素影響光刻工藝的對準精度的問題。

發(fā)明內容

本申請?zhí)峁┛芍辽俨糠值亟鉀Q相關技術中存在的上述影響光刻對準精度問題的半導體結構及其制備方法。

本申請的一方面提供了一種半導體結構，該半導體結構包括：襯底；多個存儲堆疊結構，位于所述襯底上，相鄰的所述存儲堆疊結構之間通過切割道彼此分隔；對準標記，位于所述襯底的暴露于所述切割道內的區(qū)域中，用于實現光學對準；以及虛設輔形結構，位于所述襯底上，并位于包含所述對準標記的所述切割道中。

在根據本申請的一個實施方式中，在垂直于所述襯底的方向上，所述虛設輔形結構的高度與所述存儲堆疊結構的高度相等。

在根據本申請的一個實施方式中，沿包含所述對準標記的所述切割道的寬度方向，所述虛設輔形結構位于所述對準標記與相鄰的所述存儲堆疊結構之間。

在根據本申請的一個實施方式中，沿包含所述對準標記的所述切割道的長度方向，所述虛設輔形結構與鄰近的所述存儲堆疊結構彼此平行設置。

在根據本申請的一個實施方式中，沿包含所述對準標記的所述切割道的長度方向，所述虛設輔形結構的長度大于所述對準標記的長度，且所述虛設輔形結構的兩端分別突出于所述對準標記對應的兩端。

在根據本申請的一個實施方式中，在包含所述對準標記的所述切割道中具有多個所述虛設輔形結構。

在根據本申請的一個實施方式中，所述多個虛設輔形結構彼此間隔設置。

在根據本申請的一個實施方式中，每個所述虛設輔形結構在與所述襯底平行的任一平面上的截面形狀均相同。

在根據本申請的一個實施方式中，在與所述襯底平行的同一平面上，所述多個虛設輔形結構的截面形狀彼此相同。

在根據本申請的一個實施方式中，所述存儲堆疊結構包括交替疊置的多個犧牲層和層間絕緣層，以及所述虛設輔形結構具有與所述存儲堆疊結構相同的交替疊置的多個犧牲層和層間絕緣層。

在根據本申請的一個實施方式中，所述半導體結構還包括：介質層，位于所述切割道內存在的空隙中以及所述半導體結構的頂面上。

本申請的另一方面提供了一種制備半導體結構的方法，該方法包括：在襯底中形成暴露于所述襯底表面的對準標記，所述對準標記用于實現光學對準；在所述襯底上形成疊層結構；以及去除部分所述疊層結構，以形成貫穿所述疊層結構至所述襯底的切割道，并在包含所述對準標記的所述切割道中保留部分所述疊層結構以形成虛設輔形結構。