[發明專利]一種雙面封裝結構及其制備方法

在審

• 申請號: 202111625846.0
• 申請日: 2021-12-28
• 公開（公告）號: CN116364700A
• 公開（公告）日: 2023-06-30
• 發明（設計）人: 沈冬冬
• 申請（專利權）人: 華為技術有限公司
• 主分類號: H01L23/552
• 分類號: H01L23/552;H01L21/3205
• 代理公司: 北京匯思誠業知識產權代理有限公司 11444
• 代理人: 姚寶然

本申請涉及一種雙面封裝結構及其制備方法，包括本體和屏蔽層，本體包括第一表面和第二表面，第二表面周部設置有凹槽，屏蔽層濺射于第一表面。掩膜時，擠壓與第二表面粘接的掩膜膠帶溢出的膠體能夠填充到凹槽中，避免溢出的膠體凸出于第一表面，因此，在第一表面進行濺射屏蔽層時，能夠避免濺射材料在靠近第二表面的邊緣處沉積，從而能夠避免去除掩膜膠帶時屏蔽層產生金屬毛刺，從而能夠消除制備屏蔽層產生金屬毛刺的殘留造成本體在電連接時出現短路的風險，提高了雙面封裝結構的封裝良率，同時，該雙面封裝結構簡單、易于加工、成本低，且無需另外的專用設備去除金屬毛刺、人工檢驗、AOIFVI檢驗攔截等制備流程，極大的降低了人工和制造成本。

技術領域

本申請涉及集成電路封裝技術領域，尤其涉及一種雙面封裝結構及其制備方法。

背景技術

近年來，便攜式電子設備朝著更小、更輕、更緊湊型的方向發展，系統級封裝(SIP，System?in?a?package)被廣泛應用。SIP封裝是將一個或多個芯片以及被動元件集成在封裝中的全系統或子系統，使其更具完整的系統功能。由于電子產品受到高頻電磁波的干擾，其工作性能會受到影響，因此SIP模組的表面通常會濺射或者涂覆電磁屏蔽層來減少電磁干擾，然而在制造外部屏蔽層的過程中，容易在邊緣處殘留金屬毛刺，在電子模組中轉過程中，金屬毛刺脫落且掉落在相鄰焊球結構之間或焊球周圍凹槽內易造成短路不良，影響電子模組的封裝良率?，F有技術中采用專用的設備利用毛刷來去除金屬毛刺，再通過人工檢驗、AOIFVI檢驗攔截，設備和人工成本高，且去除效果不好，仍然容易存在金屬毛刺殘留的焊球上或相鄰焊球之間，降低封裝良率。

發明內容

本申請提供了一種雙面封裝結構及其制備方法，以解決上述現有技術中制造外部屏蔽層后產生的金屬毛刺殘留導致的封裝良率低的問題。

本申請第一方面提供了一種雙面封裝結構，包括本體和屏蔽層，所述本體包括第一表面和第二表面，所述第二表面周部設置有凹槽，所述屏蔽層濺射于所述第一表面。

在制備電子模組的外部屏蔽層的過程中，為了防止在濺射外部屏蔽層時將金屬材料濺射到非濺射表面影響電子模組的使用，在濺射外部屏蔽層之前，需要在電子模組的非濺射表面使用掩膜膠帶進行掩膜以保護非濺射表面免受影響。掩膜時，將掩膜膠帶粘接于非濺射表面，并擠壓與非濺射表面粘接處的掩膜膠帶，使掩膜膠帶與非濺射表面完全貼合，避免掩膜層與非濺射表面之間產生縫隙。但是，由于掩膜膠帶上的膠體較厚，擠壓時，膠體受到壓力易從膠帶旁溢出，從而使多余的膠體或沿非濺射表面的周部凸出于濺射表面，因此，在進行濺射外部屏蔽層時，濺射的材料易沉積在凸出于濺射表面的膠體與濺射表面之間的拐角處，使得在將掩膜膠帶脫離非濺射表面后，屏蔽層靠近非濺射表面的邊緣處易殘留金屬毛刺，在后面的電子模組中轉過程中，金屬毛刺脫落易造成電子模組短路，影響電子模組的封裝良率。

本體的第二表面周部設置有凹槽，制備屏蔽層的過程中，掩膜時，擠壓與第二表面粘接的掩膜膠帶的過程中，溢出的膠體能夠填充到凹槽中，避免多余的膠體沿第二表面的周部凸出于第一表面，因此，在本體的第一表面進行濺射屏蔽層時，能夠避免濺射材料在靠近第二表面的邊緣處沉積，從而能夠避免去除掩膜膠帶時屏蔽層在靠近第二表面的邊緣處產生金屬毛刺，從而能夠消除制備屏蔽層產生金屬毛刺的殘留造成本體在電連接時出現短路的風險，提高了雙面封裝結構的封裝良率，同時，該雙面封裝結構具有結構簡單、易于加工、成本低的優點，且無需另外的專用設備去除金屬毛刺、人工檢驗、AOIFVI檢驗攔截等制備流程，極大的降低了人工和制造成本。

其中，本申請中的雙面封裝結構適用范圍較廣，能夠適用于手機、電腦、平板等有這種封裝結構需求的電子產品中，在此不做限制。