[發(fā)明專利]半導體器件

在審

• 申請?zhí)枺?/td>: 202111597670.2
• 申請日: 2021-12-24
• 公開（公告）號: CN116364705A
• 公開（公告）日: 2023-06-30
• 發(fā)明（設計）人: 朱富成;李長祺
• 申請（專利權(quán)）人: 日月光半導體制造股份有限公司
• 主分類號: H01L25/065
• 分類號: H01L25/065;H01L23/538
• 代理公司: 北京德恒律治知識產(chǎn)權(quán)代理有限公司 11409
• 代理人: 章社杲;李偉

本發(fā)明涉及一種半導體器件。該半導體器件包括：基板；第一芯片和第二芯片，橫向并排間隔地設置在基板上方；電源整合模組，跨接于第一芯片和第二芯片上方，并且電連接至第一芯片和第二芯片；供電線，位于電源整合模組下方，并且從基板的上表面延伸至電源整合器的下表面。本發(fā)明提供的半導體器件，至少能夠縮短供電線的走線路徑。

技術領域

本發(fā)明涉及半導體技術領域，更具體地，涉及一種半導體器件。

背景技術

隨著集成電路與互聯(lián)網(wǎng)的快速發(fā)展，計算機(Computer)、通信(Communication)和消費類電子產(chǎn)品(Consumer?Electronics)等3C產(chǎn)品得到了快速的發(fā)展以及廣泛的應用。但由于3C產(chǎn)品的性能復雜，因而存在著產(chǎn)品內(nèi)元件電源整合困難的問題。在圖1所示的現(xiàn)有技術中，芯片10和芯片20設置在基板30上。為了順應芯片10、20的供電線(power?line)50延伸至芯片10和芯片20的背面涉及，使用一電源整合器40直接跨接于芯片10和芯片20的背面上，用以同步進行芯片10和芯片20的電壓調(diào)節(jié)供電。但是電源整合器40與基板30之間的供電線50是在芯片10和芯片20的周邊區(qū)域走線，會有供電路徑太長的問題。

發(fā)明內(nèi)容

針對相關技術中的上述問題，本發(fā)明提出一種半導體器件，能夠縮短供電線的走線路徑。

本發(fā)明的實施例提供了一種半導體器件，包括：基板；第一芯片和第二芯片，橫向并排間隔地設置在基板上方；電源整合器，跨接于第一芯片和第二芯片上方，并且電連接至第一芯片和第二芯片；供電線，位于電源整合器下方，其中，供電線從基板的上表面延伸至電源整合器的下表面。

在一些實施例中，供電線包括與電源整合器連接的上部分和連接在上部分下方的下部分，供電線的下部分的寬度大于上部分的寬度。

在一些實施例中，供電線的下部分的頂端低于第一芯片和第二芯片的上表面。

在一些實施例中，供電線在第一芯片和第二芯片之間。

在一些實施例中，供電線到第一芯片和到第二芯片的距離相同。

在一些實施例中，電源整合器的下表面處還設置有多個電壓傳輸件，多個電壓傳輸件位于第一芯片、第二芯片和供電線的同一側(cè)。

在一些實施例中，供電線鄰近電源整合器的邊緣設置，并且多個電壓傳輸件位于供電線的同一側(cè)。

在一些實施例中，半導體器件還包括第一調(diào)諧電路和第二調(diào)諧電路，第一調(diào)諧電路和第二調(diào)諧電路分別設置在第一芯片與電源整合器以及第二芯片與電源整合器的重疊處。

在一些實施例中，第一調(diào)諧電路或第二調(diào)諧電路包括堆疊設置的第一電容器和第一電感器。

在一些實施例中，第一調(diào)諧電路或第二調(diào)諧電路還包括堆疊設置的第二電容器和第二電感器，其中，第三電容器和第四電感器堆疊在第一電容器和第一電感器上方。

在一些實施例中，半導體器件還包括訊號傳輸件，訊號傳輸件的一端連接至第一芯片或者第二芯片，訊號傳輸件的另一端連接至電源整合器。

附圖說明

當結(jié)合附圖進行閱讀時，從以下詳細描述可最佳理解本發(fā)明的各個方面。應當注意，根據(jù)工業(yè)中的標準實踐，各個部件并非按比例繪制。事實上，為了清楚討論，各個部件的尺寸可以任意增大或減小。

圖1是現(xiàn)有技術半導體器件的示意圖。

圖2是根據(jù)本發(fā)明實施例半導體器件的側(cè)視圖。

圖3是根據(jù)本發(fā)明一個實施例半導體器件的俯視圖。

圖4是根據(jù)本發(fā)明另一實施例半導體器件的俯視圖。

具體實施例