[發明專利]一種倒裝發光二極管芯片電極及制備方法

在審

• 申請號: 202111593797.7
• 申請日: 2021-12-23
• 公開（公告）號: CN114388667A
• 公開（公告）日: 2022-04-22
• 發明（設計）人: 李文濤;楊起;簡弘安;張星星;胡加輝;金從龍;顧偉
• 申請（專利權）人: 江西兆馳半導體有限公司
• 主分類號: H01L33/10
• 分類號: H01L33/10;C23C14/18;C23C14/24;H01L33/38;H01L33/40
• 代理公司: 深圳紫藤知識產權代理有限公司 44570
• 代理人: 熊明

本發明公開一種倒裝發光二極管芯片電極及制備方法，通過控制光刻膠厚度和光刻工藝，使得芯片電極兩側的角度為20?65°，且芯片電極的每層金屬對相鄰下層的金屬進行完全包覆，減少了芯片電極兩側角頂破上層布拉格反射鏡層的情況，提高了芯片電極在高溫高濕環境下的耐受程度，提高了LED芯片整體的可靠性和負載能力。

技術領域

本發明涉及半導體器件技術領域，尤其涉及一種倒裝發光二極管芯片電極及制備方法。

背景技術

近年來，發光二極管以其節能、高亮、耐久性高、壽命長、輕巧等優勢逐漸占領背光顯示和直接顯示兩大領域；

隨著小間距顯示的崛起，LED顯示芯片逐漸向mini LED靠攏，mini LED芯片也正式進入了穩定量產階段，接下來，便是面臨mini LED芯片性能、可靠性的提升，以及成本降低問題；請參閱圖1和圖2，傳統的mini發光二極管芯片中需要設置PAD導電層，通過PAD導電層輔助鍵合層和導電臺階間接的電性連接；在制作方法上需要在電流擴展層上蒸鍍一層PAD導電層，再在導電層上沉積反射層，在反射層上再設置鍵合層，鍵合層通過PAD導電層才能和電流擴展層電性連接，這樣增大了線阻，降低了發光效率。

因此，如何減小線阻、提高發光效率，成為現有發光二極管芯片技術亟需改進的技術問題。

發明內容

本申請旨在提供一種倒裝發光二極管芯片電極及制備方法，以解決如何提高倒裝LED芯片的可靠性和負載能力的問題。

而本申請為解決上述技術問題所采用的方案為：

第一方面，本申請提供一種倒裝發光二極管芯片電極，芯片電極蒸鍍在外延層上，且所述芯片電極的兩側面與外延層平面的夾角為20-65°。

在本申請的部分實施例中，所述芯片電極包括多層疊層結構，且多層疊層結構中每一上層對相鄰下層進行完全包覆。

在本申請的部分實施例中，芯片電極包括平臺電極和兩側的側翼電極，且所述側翼電極的厚度為所述平臺電極的厚度的50％-100％。

在本申請的部分實施例中，外延層上設置有氧化銦錫層，所述芯片電極蒸鍍在所述氧化銦錫層上。

在本申請的部分實施例中，所述芯片電極包括自下而上依次設置的歐姆接觸層、電極反射層、第一保護疊層、第二保護疊層、電流傳輸層、防刻穿層和DBR粘附層，所述歐姆接觸層的厚度為所述電極反射層厚度為所述第一保護疊層為兩層疊層結構，兩層厚度均為第二保護疊層為兩層疊層結構，兩層厚度均為電流傳輸層厚度為防刻穿層厚度為DBR粘附層厚度為

第二方面，本申請還提供一種倒裝發光二極管芯片電極的制備方法，包括

提供一外延層；

在外延層上沉積氧化銦錫層，并在氧化銦錫層表面設置光刻膠層；

在光刻膠層上顯影出電極空位，且電極空位底部與氧化銦錫層連通，所述電極空位沿著靠近氧化銦錫層一側橫截面面積逐漸增大；

在電極空位上蒸鍍芯片電極，芯片電極的兩側面與氧化銦錫層平面的夾角為20-65°。

在本申請的部分實施例中，在顯影電極空位步驟中包括

對光刻膠進行熱盤烘烤并曝光；

再對光刻膠進行顯影前烘烤并在光刻膠上顯影出電極空位，烘烤溫度為105-118℃，烘烤時間為90-110s。

在本申請的部分實施例中，所述電極空位包括沉積底部和蒸鍍頸部，所述沉積底部的橫截面面積大于所述蒸鍍頸部的橫截面面積，且所述沉積底部的厚度大于所述芯片電極的高度。

在本申請的部分實施例中，所述蒸鍍頸部的厚度為1-2μm。