[發明專利]一種三維扇出型晶圓級封裝方法及封裝結構

在審

• 申請號: 202111590876.2
• 申請日: 2021-12-23
• 公開（公告）號: CN114373688A
• 公開（公告）日: 2022-04-19
• 發明（設計）人: 顧峰光;郁澄宇;王成遷
• 申請（專利權）人: 中國電子科技集團公司第五十八研究所
• 主分類號: H01L21/56
• 分類號: H01L21/56;H01L21/48;H01L21/78;H01L23/00;H01L23/48
• 代理公司: 無錫派爾特知識產權代理事務所(普通合伙) 32340
• 代理人: 楊強;楊立秋

本發明公開一種三維扇出型晶圓級封裝方法及封裝結構，屬于集成電路封裝領域。首先IC晶圓需經過種子層的沉積、電鍍工藝形成芯片銅柱凸塊，再分割成單顆裸芯片；采用face up工藝裝載、粘合于圓片預設計位置；多層芯片間通過機械切割、多重布線、銅柱凸塊、塑封及研磨工藝實現Z軸方向的引線互聯；最后再進行多重布線及凸點制程等，完成三維扇出型封裝。本發明通過多重布線和機械切割方式實現Z軸方向的引線互聯；工藝技術簡單、流程短、制備成本低，適宜大規模量產。

技術領域

本發明涉及集成電路封裝技術領域，特別涉及一種三維扇出型晶圓級封裝方法及封裝結構。

背景技術

三維堆疊技術可以有效縮短信號鏈路的傳輸時間，推動組件物理尺寸和重量下降，為系統集成創造更多的物理空間。通過對關鍵技術的突破，在性能上實現芯片、電路間的垂直電氣互連，在減小互連電阻的同時，提升組件的信號完整性與頻率特性。與此同時，在結構上實現器件間的高可靠、高密度三維堆疊，可以提高走線密度，使得芯片、模塊外形尺寸最小，在三維方向堆疊密度最大，從而提高了立體集成電路的集成度。

一般來說，要實現三維集成，就需要通孔技術，包括硅通孔(TSV)和穿塑孔(TMV)。TSV工藝主要包括深硅蝕刻形成微孔，絕緣層/阻擋層/種子層的沉積，深孔填充，化學機械拋光，減薄、PAD的制備及再分布線制備等工藝技術；TMV工藝主要包括塑封，減薄，激光燒灼形成微孔，阻擋層/種子層的沉積，深孔填充，PAD的制備及再分布線制備等工藝技術。無論是TSV還是TMV技術，深孔的形成及填充是三維集成的關鍵技術，也是難度最多的環節。高難度、高復雜度的TSV、TMV工藝需求更高新技術及設備，這就導致TSV、TMV工藝開發、投產需要更高的成本。

發明內容

本發明的目的在于提供一種三維扇出型晶圓級封裝方法及封裝結構，以解決背景技術中的問題。

為解決上述技術問題，本發明提供了一種三維扇出型晶圓級封裝方法，包括：

步驟一、提供IC晶圓，在芯片的引腳位置制作芯片銅柱凸塊，將其分割成單顆裸芯片；

步驟二、提供玻璃載板，其表面涂有臨時鍵合激光反應層和及臨時鍵合膠，將裸芯片的背面通過臨時鍵合膠裝載固定于玻璃載板上；

步驟三、通過塑封料包覆該裸芯片，研磨減薄塑封料至芯片銅柱凸塊露出；

步驟四、在正面制作鈍化層、金屬引線和線路銅柱凸塊；

步驟五、重新提供裸芯片，將其通過DAF膜或者印膠裝載、粘合于鈍化層上，并通過塑封料包覆該裸芯片，研磨減薄塑封料至芯片銅柱凸塊露出；

步驟六、通過機械切割在頂部形成trench槽，使trench槽底部的線路銅柱凸塊露出；

步驟七、通過多重布線實現芯片互聯并制作新的線路銅柱凸塊，使用樹脂塑封料完全包覆新制作的線路銅柱凸塊，再通過研磨減薄至新的線路銅柱凸塊露出；

步驟八、進行多重布線并制作阻焊層；解鍵合，移除玻璃載板并清洗干凈臨時鍵合膠；

步驟九、依次完成凸點制作、晶圓切割，形成單個封裝體。

可選的，重復步驟四～步驟七循環進行可實現多層芯片堆疊。

可選的，所述步驟六中，使用帶梯形刀口的刀具通過機械切割形成trench槽；該刀具的刀口尺寸＞40μm，角度63±1°。

可選的，通過種子層沉積、電鍍工藝在IC晶圓的芯片引腳位置制作芯片銅柱凸塊，所述芯片銅柱凸塊的高度＞3μm。

可選的，所述玻璃載板的厚度在100μm以上，所述臨時鍵合膠的厚度在1μm以上，所述臨時鍵合激光反應層的厚度在0.1μm以上。

可選的，所述DAF膜或印膠的膠膜的厚度＞1μm。