[發明專利]RRAM陣列求和運算電路及方法

有效

• 申請號: 202111574885.2
• 申請日: 2021-12-21
• 公開（公告）號: CN114281149B
• 公開（公告）日: 2023-07-14
• 發明（設計）人: 余學儒;李琛;段杰斌;田畔;張飛翔
• 申請（專利權）人: 上海集成電路裝備材料產業創新中心有限公司;上海集成電路研發中心有限公司
• 主分類號: G05F3/26
• 分類號: G05F3/26
• 代理公司: 上海恒銳佳知識產權代理事務所(普通合伙) 31286
• 代理人: 黃海霞

本發明提供了一種RRAM陣列求和運算電路及方法，所述RRAM陣列求和運算電路包括：電流輸入單元，用于提供多路待運算電流；第一電流鏡單元，與所述電流輸入單元電連接，用于將所述多路待運算電流按照第一比例縮放后輸出；第二電流鏡單元，與所述第一電流鏡單元電連接，用于將所述第一電流鏡單元輸出的電流按照第二比例縮放；第三電流鏡單元，分別與所述第一電流鏡單元和所述第二電流鏡單元電連接，用于將所述第二電流鏡單元輸出的電流按照第三比例縮放后并維持；輸出單元，與所述第二電流鏡單元電連接，用于將所述第二電流鏡單元的電流按照預設比例縮放后輸出，本發明能夠以較低的功耗完成多路陣列電流的加權求和，而且能夠有效減小誤差。

技術領域

本發明涉及電路技術領域，尤其涉及一種RRAM陣列求和運算電路方法。

背景技術

憶阻器，全稱記憶電阻器，通過憶阻器制作的阻變存儲器(Resistive?RandomAccess?Memory，RRAM)，以非導性材料的電阻在外加電場作用下，在高阻態和低阻態之間實現可逆轉換為基礎的非易失性存儲器。它是表示磁通與電荷關系的電路器件。憶阻具有電阻的量綱，但和電阻不同的是，憶阻的阻值是由流經它的電荷確定。因此，通過測定憶阻的阻值，便可知道流經它的電荷量，從而有記憶電荷的作用。由于憶阻的非線性性質，可以產生混沌電路，從而在保密通信中也有很多應用。

RRAM等存算一體電路通過電流加和獲得乘加結果后需要模數轉換器進行量化，用來轉化為數字信號進行進一步存儲和運算。假設權重為8bit，但電阻值能表示的狀態數小于256，那么權重需要被存儲在多個電阻上，即一次乘加結果會被拆分為多個結果然后合并。一般有兩種解決方法，一種是對每一路電阻網絡的電流分別采用ADC量化，用數字域運算對結果加權加和，這種方式引入多次量化誤差，且ADC功耗較高。另一種方式是用電流鏡將各路電流放大相應的權重倍數加和，然后對總電流進行ADC量化，但高權重的電流鏡“寬長比”較大，耗費大量面積。

因此，有必要提供一種新型的RRAM陣列求和運算電路及方法以解決現有技術中存在的上述問題。

發明內容

本發明的目的在于提供一種RRAM陣列求和運算電路及方法，能夠以較低的功耗完成多路陣列電流的加權求和，而且能夠有效減小誤差。

為實現上述目的，本發明的所述RRAM陣列求和運算電路，包括：

電流輸入單元，用于提供多路待運算電流；

第一電流鏡單元，與所述電流輸入單元電連接，用于將所述多路待運算電流按照第一比例縮放后輸出；

第二電流鏡單元，與所述第一電流鏡單元電連接，用于將所述第一電流鏡單元輸出的電流按照第二比例縮放；

第三電流鏡單元，分別與所述第一電流鏡單元和所述第二電流鏡單元電連接，用于將所述第二電流鏡單元輸出的電流按照第三比例縮放后并維持；

輸出單元，與所述第二電流鏡單元電連接，用于將所述第二電流鏡單元的電流按照預設比例縮放后輸出；

其中，所述第二電流鏡單元還用于維持經過第二比例縮放后的電流，所述第三電流鏡單元還用于通過電容電壓維持所述第二電流鏡單元維持的電流，所述第二電流鏡單元還用于將下一路待運算電流與第三電流鏡單元維持的電流疊加。