[發(fā)明專利]RRAM陣列求和運(yùn)算電路及方法

有效

• 申請(qǐng)?zhí)枺?/td>: 202111574885.2
• 申請(qǐng)日: 2021-12-21
• 公開（公告）號(hào): CN114281149B
• 公開（公告）日: 2023-07-14
• 發(fā)明（設(shè)計(jì)）人: 余學(xué)儒;李琛;段杰斌;田畔;張飛翔
• 申請(qǐng)（專利權(quán)）人: 上海集成電路裝備材料產(chǎn)業(yè)創(chuàng)新中心有限公司;上海集成電路研發(fā)中心有限公司
• 主分類號(hào): G05F3/26
• 分類號(hào): G05F3/26
• 代理公司: 上海恒銳佳知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31286
• 代理人: 黃海霞

1.一種RRAM陣列求和運(yùn)算電路，其特征在于，包括：

電流輸入單元，用于提供多路待運(yùn)算電流；

第一電流鏡單元，與所述電流輸入單元電連接，用于將所述多路待運(yùn)算電流按照第一比例縮放后輸出；

第二電流鏡單元，與所述第一電流鏡單元電連接，用于將所述第一電流鏡單元輸出的電流按照第二比例縮放；

第三電流鏡單元，分別與所述第一電流鏡單元和所述第二電流鏡單元電連接，用于將所述第二電流鏡單元輸出的電流按照第三比例縮放后并維持；

輸出單元，與所述第二電流鏡單元電連接，用于將所述第二電流鏡單元的電流按照預(yù)設(shè)比例縮放后輸出；

其中，所述第二電流鏡單元還用于維持經(jīng)過第二比例縮放后的電流，所述第三電流鏡單元還用于通過電容電壓維持所述第二電流鏡單元維持的電流，所述第二電流鏡單元還用于將下一路待運(yùn)算電流與第三電流鏡單元維持的電流疊加。

2.根據(jù)權(quán)利要求1所述的RRAM陣列求和運(yùn)算電路，其特征在于，所述第三電流鏡單元包括第三NMOS管、第四NMOS管、第一開關(guān)、第三開關(guān)和第一電容，其中：

所述第三NMOS管的漏極與所述第一電流鏡單元輸出端和所述第二電流鏡單元輸入端電連接，所述第三NMOS管的柵極分別與所述第一電容的一端、所述第一開關(guān)的一端和所述第三開關(guān)的一端連接，所述第三開關(guān)的另一端分別與所述第四NMOS管的柵極和漏極連接，所述第四NMOS管的漏極還與所述第二電流鏡單元輸出端連接，所述第四NMOS管的源極、所述第三NMOS管的源極、所述第一電容的另一端和所述第一開關(guān)的另一端均接地；

所述第二電流鏡單元包括第一PMOS管、第二PMOS管、第二開關(guān)和第二電容，其中：

所述第二PMOS管的漏極與所述第四NMOS管的漏極連接，所述第二PMOS管的柵極分別與所述第二電容的一端、所述第二開關(guān)的一端連接，所述第二開關(guān)的另一端分別與所述第一PMOS管的柵極、所述第一PMOS管的漏極、所述輸出單元連接，所述第二電容的另一端接地，且所述第一PMOS管的源極和第二PMOS管的源極均接工作電壓，且所述第一PMOS管的漏極與分別與所述第一電流鏡單元和所述第三NMOS管的漏極連接。

3.根據(jù)權(quán)利要求2所述的RRAM陣列求和運(yùn)算電路，其特征在于，所述輸出單元包括第三PMOS管，所述第三PMOS管的柵極與所述第二開關(guān)的另一端連接，所述第三PMOS管與所述第一PMOS管組成電流鏡并將所述第一PMOS管輸出的電流按照預(yù)設(shè)比例縮放后輸出，所述第三PMOS管的源極接工作電壓。

4.根據(jù)權(quán)利要求3所述的RRAM陣列求和運(yùn)算電路，其特征在于，所述輸出單元還包括第四開關(guān)，所述第三PMOS管的柵極通過所述第四開關(guān)與所述第一PMOS管的柵極連接。

5.根據(jù)權(quán)利要求1至4任一項(xiàng)所述的RRAM陣列求和運(yùn)算電路，其特征在于，所述電流輸入單元包括憶阻器陣列和多路選通開關(guān)，所述憶阻器陣列的輸出端與所述多路選通開關(guān)一端連接，所述多路選通開關(guān)的另一端與所述第一電流鏡單元連接；

所述第一電流鏡單元包括第一NMOS管和第二NMOS管，所述第一NMOS管的漏極和柵極均與所述多路選通開關(guān)的另一端連接，且所述第一NMOS管的柵極還與所述第二NMOS管的柵極連接，所述第二NMOS管的漏極分別與所述第二電流鏡單元、所述第三電流鏡單元連接，所述第一NMOS管的源極和所述第二NMOS管的源極均接地。