[發明專利]集成電路版圖布局方法及集成電路版圖布局系統

在審

• 申請號: 202111566687.1
• 申請日: 2021-12-20
• 公開（公告）號: CN114297974A
• 公開（公告）日: 2022-04-08
• 發明（設計）人: 張玉杰;姚聰;蒙奕帆
• 申請（專利權）人: 上海安路信息科技股份有限公司
• 主分類號: G06F30/392
• 分類號: G06F30/392;G06T7/70
• 代理公司: 上海恒銳佳知識產權代理事務所(普通合伙) 31286
• 代理人: 黃海霞

本發明提供了一種獲取模塊在版圖中的相對位置信息，根據所述模塊的相對位置信息和所述模塊的尺寸計算所述模塊的布局位置信息，通過集成電路設計工具調用所述模塊的布局位置信息和所述模塊的地址信息實現集成電路版圖布局，無需人工手動布局，提高了布局效率和準確性。本發明還提供了一種集成電路版圖布局系統。

技術領域

本發明涉及半導體技術領域，尤其涉及一種集成電路版圖布局方法及集成電路版圖布局系統。

背景技術

集成電路版圖設計中，特別是在根據布局規劃布局版圖時，需要正確實現版圖所調用的模塊的數量、擺放方向、擺放位置以及各個模塊之間的相對位置等。

現有方案是根據規劃好的布局規劃，在版圖設計工具中將需要用到的每一個模塊分別調用，調用時需要手動修改該模塊的各個參數，比如擺放的方向、擺放的坐標、擺放的數量等，擺放好后需要進行第一輪驗證，即肉眼仔細檢查一下是否有明顯調用錯誤的地方，隨后第二輪用LVS工具進行驗證并改錯，再然后重復以上驗證操作進行第三輪、第四輪、直至驗證無誤。

現有技術因為是人工手動布局出錯率高，如果布局版圖時將模塊調用數量錯或者坐標位置錯等出現任何一點誤差，都會造成后期驗證耗時耗力，直接造成成本增加。并且人工手動版圖布局效率太低，當芯片規模很大以及后期布局規劃設計更新迭代時，版圖布局遠遠跟不上布局規劃迭代節奏，這樣會造成整個芯片設計流程時間延長，進而影響流片時間節點，造成不可估量的后果。

因此，有必要提供一種新型的集成電路版圖布局方法及集成電路版圖布局系統以解決現有技術中存在的上述問題。

發明內容

本發明的目的在于提供一種集成電路版圖布局方法及集成電路版圖布局系統，提高集成電路版圖布局的效率和準確性。

為實現上述目的，本發明的所述集成電路版圖布局方法，包括：

獲取模塊在版圖中的相對位置信息；

根據所述模塊的相對位置信息和所述模塊的尺寸計算所述模塊的布局位置信息；

通過集成電路設計工具調用所述模塊的布局位置信息和所述模塊的地址信息實現集成電路版圖布局。

所述集成電路版圖布局方法的有益效果在于：獲取模塊在版圖中的相對位置信息，根據所述模塊的相對位置信息和所述模塊的尺寸計算所述模塊的布局位置信息，通過集成電路設計工具調用所述模塊的布局位置信息和所述模塊的地址信息實現集成電路版圖布局，無需人工手動布局，提高了布局效率和準確性。

可選地，所述獲取模塊在版圖中的相對位置信息，包括：

獲取所述模塊所在行和列，然后將所述模塊所在行和列作為所述模塊在所述版圖中的相對位置信息。

可選地，所述根據所述模塊的相對位置信息和所述模塊的尺寸計算所述模塊的布局位置信息，包括：

以所述版圖的原點位置作為坐標原點，將所述坐標原點作為位于所述版圖原點位置的模塊的布局位置信息，其中，沿所述版圖的最外邊緣繪制矩形，所述矩形任意一角的位置為所述原點位置。

可選地，所述模塊的尺寸包括高度和寬度，所述布局位置信息包括橫坐標和縱坐標，所述根據所述模塊的相對位置信息和所述模塊的尺寸計算所述模塊的布局位置信息，包括：

以位于所述原點位置的模塊所在列為第一列，以位于所述原點位置的模塊所在行為第一行；

同一列所述模塊中，將任意模塊作為目標模塊，獲取所述目標模塊到第一行模塊之間所有模塊的高度之和，以得到目標模塊的縱坐標；

同一行所述模塊中，將任意模塊作為目標模塊，獲取所述目標模塊到第一列模塊之間所有模塊的寬度之和，以得到目標模塊的橫坐標。