[發(fā)明專利]基于拓撲磁結(jié)構(gòu)的邏輯門

在審

• 申請?zhí)枺?/td>: 202111544824.1
• 申請日: 2021-12-16
• 公開（公告）號: CN114337647A
• 公開（公告）日: 2022-04-12
• 發(fā)明（設(shè)計）人: 麥啟宇;張溪超;夏靜;周艷
• 申請（專利權(quán)）人: 香港中文大學(xué)（深圳）
• 主分類號: H03K19/20
• 分類號: H03K19/20;H01L43/08;B82Y10/00
• 代理公司: 華進聯(lián)合專利商標代理有限公司 44224
• 代理人: 史治法

本發(fā)明涉及一種基于拓撲磁結(jié)構(gòu)的邏輯門。該邏輯門包括納米雙層賽道，納米雙層賽道包括第一賽道及第二賽道，第一賽道與第二賽道交叉連接形成交匯區(qū)域；其中，第一賽道包括第一輸入端及第一輸出端；第二賽道包括第二輸入端；第一賽道及第二賽道用于為拓撲磁結(jié)構(gòu)的移動提供路徑。該邏輯門，通過拓撲磁結(jié)構(gòu)在第一輸入端、第二輸入端與第一輸出端之間的移動，實現(xiàn)非門的邏輯功能。由于拓撲磁結(jié)構(gòu)可以穩(wěn)定存在于納米雙層賽道中，因此該邏輯門體積較??；由于拓撲磁結(jié)構(gòu)具有一定的拓撲勢壘，穩(wěn)定性好，因此該邏輯門穩(wěn)定性較高；同時，拓撲磁結(jié)構(gòu)具有功耗低及非易失等優(yōu)點，在掉電時仍然能夠保留邏輯值，無待機功耗，因此該邏輯門功耗較低。

技術(shù)領(lǐng)域

本發(fā)明涉及數(shù)字電路技術(shù)領(lǐng)域，特別是涉及一種基于拓撲磁結(jié)構(gòu)的邏輯門。

背景技術(shù)

邏輯門是邏輯電路的基本組成部分，大致可以分為基本門、萬用門和延伸門等三種，其中基本門又可以分為與門、或門和非門三種。邏輯門可以使信號的高低電平轉(zhuǎn)化為響應(yīng)的邏輯信號，從而實現(xiàn)邏輯運算。

傳統(tǒng)的邏輯門，通常由分立的晶體管、電阻以及二極管等器件構(gòu)成，體積較大，功率較高，在掉電時不能保留邏輯值，并且存在待機能耗。

發(fā)明內(nèi)容

基于此，有必要針對上述背景技術(shù)中提到的問題，提供一種體積小、功耗低并且穩(wěn)定性高的基于拓撲磁結(jié)構(gòu)的邏輯門。

為了實現(xiàn)上述目的及其他目的，一方面，本申請?zhí)峁┝艘环N基于拓撲磁結(jié)構(gòu)的邏輯門，其特征在于，包括：

納米雙層賽道，所述納米雙層賽道包括第一賽道及第二賽道，所述第一賽道與所述第二賽道交叉連接形成交匯區(qū)域；其中，所述第一賽道包括第一輸入端及第一輸出端；所述第二賽道包括第二輸入端及第二輸出端；所述第一賽道及所述第二賽道用于為拓撲磁結(jié)構(gòu)的移動提供路徑；

所述邏輯門被配置為：

當所述第一輸入端被激活，且向所述第一輸入端輸入所述拓撲磁結(jié)構(gòu)時，若所述第二輸入端不輸入所述拓撲磁結(jié)構(gòu)，則使來自所述第一輸入端的所述拓撲磁結(jié)構(gòu)沿所述第一賽道移動至所述第一輸出端，代表所述邏輯門輸入0、輸出 1；

當所述第一輸入端被激活，且向所述第一輸入端輸入所述拓撲磁結(jié)構(gòu)時，若向所述第二輸入端輸入所述拓撲磁結(jié)構(gòu)，則使來自所述第一輸入端的所述拓撲磁結(jié)構(gòu)與來自所述第二輸入端的所述拓撲磁結(jié)構(gòu)于所述交匯區(qū)域合并，并使所述第一輸出端無所述拓撲磁結(jié)構(gòu)輸出，代表所述邏輯門輸入1、輸出0。

本申請?zhí)峁┑幕谕負浯沤Y(jié)構(gòu)的邏輯門，通過拓撲磁結(jié)構(gòu)在第一輸入端、第二輸入端與第一輸出端之間的移動，實現(xiàn)非門的邏輯功能。由于拓撲磁結(jié)構(gòu)可以穩(wěn)定存在于納米雙層賽道中，因此基于拓撲磁結(jié)構(gòu)設(shè)計的邏輯門體積較??；由于拓撲磁結(jié)構(gòu)具有一定的拓撲勢壘，穩(wěn)定性好，因此基于拓撲磁結(jié)構(gòu)設(shè)計的邏輯門穩(wěn)定性較高；同時，拓撲磁結(jié)構(gòu)具有存儲密度高、功耗低、響應(yīng)速度快、非易失等優(yōu)點，在掉電時仍然能夠保留邏輯值，無待機功耗，因此基于拓撲磁結(jié)構(gòu)設(shè)計的邏輯門功耗也較低。

在其中一個實施例中，所述邏輯門還被配置為：

當向所述第一輸入端輸入所述拓撲磁結(jié)構(gòu)，且所述第二輸入端不輸入所述拓撲磁結(jié)構(gòu)時，使所述第一輸出端無所述拓撲磁結(jié)構(gòu)輸出，代表所述邏輯門輸入1和0、輸出0；

當所述第一輸入端不輸入所述拓撲磁結(jié)構(gòu)，且向所述第二輸入端輸入所述拓撲磁結(jié)構(gòu)時，使所述第一輸出端無所述拓撲磁結(jié)構(gòu)輸出，代表所述邏輯門輸入0和1、輸出0；

當向所述第一輸入端及所述第二輸入端均輸入所述拓撲磁結(jié)構(gòu)時，使所述第一輸出端輸出所述拓撲磁結(jié)構(gòu)，代表所述邏輯門輸入1和1、輸出1。

上述實施例中基于拓撲磁結(jié)構(gòu)的邏輯門，通過拓撲磁結(jié)構(gòu)在第一輸入端、第二輸入端與第一輸出端之間的移動，實現(xiàn)與門的邏輯功能。