[發明專利]一種應用于高速數字隔離器的發送-接收電路

有效

• 申請號: 202111502167.4
• 申請日: 2021-12-09
• 公開（公告）號: CN114285403B
• 公開（公告）日: 2023-09-26
• 發明（設計）人: 季禹坤;鄧玉清;李飛;肖培磊
• 申請（專利權）人: 中國電子科技集團公司第五十八研究所
• 主分類號: H03K19/0185
• 分類號: H03K19/0185
• 代理公司: 無錫派爾特知識產權代理事務所(普通合伙) 32340
• 代理人: 楊強;楊立秋

1.一種應用于高速數字隔離器的發送-接收電路，其特征在于，包括發送端、片上耦合電感和接收端；其中所述片上耦合電感包括耦合電感初級側A端、B端和耦合電感次級側C端、D端；

所述發送端對輸入邏輯信號進行編碼并產生脈沖電流驅動所述片上耦合電感的初級側A端、B端；

所述片上耦合電感用于信號的隔離傳輸，在初級側A端、B端產生的電流脈沖可在次級側C端、D端感應產生脈沖電壓；

所述接收端對所述片上耦合電感的次級側C端、D端脈沖電壓解碼和對輸入邏輯信號的恢復；

所述接收端包括低噪聲放大器LNA1、LNA2，比較器COMP1、COMP2和雙穩態電路；所述低噪聲放大器LNA1的正相端V_IN+和所述低噪聲放大器LNA2的負相端V_IN-均接耦合電感次級側C端，所述低噪聲放大器LNA1的負相端V_IN-和所述低噪聲放大器LNA2的正相端V_IN+均接耦合電感次級側D端；

所述低噪聲放大器LNA1的正相輸出端V_O1﹢接入所述比較器COMP1的正相輸入端；所述低噪聲放大器LNA1的負相輸出端V_O1-接入所述比較器COMP1的負相輸入端；所述低噪聲放大器LNA2的正相輸出端V_O2﹢接入所述比較器COMP2的正相輸入端；所述低噪聲放大器LNA2的負相輸出端V_O2-接入所述比較器COMP2的負相輸入端；

所述比較器COMP1和所述比較器COMP2分別輸出柵極控制信號V_G1和V_G2至所述雙穩態電路；

所述雙穩態電路包括NMOS管MN3和MN4、反相器INV1和INV2；其中，所述NMOS管NM3的柵端連接柵極控制信號V_G1，漏端接地，源端連接所述反相器INV1的輸入端和所述反相器INV2的輸出端；

所述NMOS管NM4的柵端連接柵極控制信號V_G2，源端接地，漏端連接所述反相器INV2的輸入端和所述反相器INV1的輸出端。

2.如權利要求1所述的應用于高速數字隔離器的發送-接收電路，其特征在于，所述發送端包括驅動電路P_DRV1，P_DRV2，N_DRV1和N_DRV2，驅動MOS管MP1，MP2，MN1和MN2；所述驅動電路P_DRV1，P_DRV2，N_DRV1和N_DRV2的輸入端同時接入邏輯信號IN；

所述驅動電路P_DRV1的輸出端與驅動PMOS管MP1的柵極相連；

所述驅動電路N_DRV1的輸出端與驅動NMOS管MN1的柵極相連；

所述驅動電路P_DRV2的輸出端與驅動PMOS管MP2的柵極相連；

所述驅動電路N_DRV2的輸出端與驅動NMOS管MN2的柵極相連；

驅動PMOS管MP1和MP2的源極均接VDD，驅動NMOS管MN1和MN2的源極均接地；PMOS管MP1的漏極和NMOS管MN1的漏極均接耦合電感初級側A端；PMOS管MP2的漏極和NMOS管MN2的漏極均接耦合電感初級側B端。

3.如權利要求1所述的應用于高速數字隔離器的發送-接收電路，其特征在于，所述低噪聲放大器LNA1和所述低噪聲放大器LNA2相同，其結構均為一個電容型交叉耦合低噪聲放大器，包括NMOS管MN21和MN22、耦合電容C_C1和C_C2、源端電阻R_S1和R_S2、負載電阻R_L1和R_L2、采樣電阻R_IN1和R_IN2；

NMOS管MN21的柵端通過耦合電容C_C1與NMOS管MN22的源端連接，同時所述NMOS管MN21的柵端接入偏置電壓V_A；

NMOS管MN22的柵端通過耦合電容C_C2與NMOS管MN21的源端連接，同時所述NMOS管MN22的柵端接入偏置電壓V_B；

源端電阻R_S1與NMOS管MN21的源端連接，同時接入輸入電壓V_IN+；

源端電阻R_S2與NMOS管MN22的源端連接，同時接入輸入電壓V_IN-；

負載電阻R_L1一端與NMOS管MN21的漏端相連接，同時接入輸出電壓V_O+，另一端接電源VCC；

負載電阻R_L2一端與NMOS管MN22的漏端相連接，同時接入輸出電壓V_O-，另一端接電源VCC；

輸入采樣電阻R_IN1與NMOS管MN21的源端相連接，另一端與采樣電阻R_IN2相連接，同時接入偏置電壓V_C；

輸入采樣電阻R_IN2與NMOS管MN22的源端相連接，另一端與采樣電阻R_IN1相連接，同時接入偏置電壓V_C。