[發明專利]具有高閾值電壓的SiC MOSFET及制造方法

有效

• 申請號: 202111492929.7
• 申請日: 2021-12-08
• 公開（公告）號: CN114420758B
• 公開（公告）日: 2023-02-03
• 發明（設計）人: 王曦;解勇濤;李佳思;孫佳威;許建寧;夏浩瑋
• 申請（專利權）人: 西安理工大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 西安弘理專利事務所 61214
• 代理人: 王奇

本發明公開了一種具有高閾值電壓的SiC MOSFET，在襯底上表面依次外延有耐壓外延層、電流擴展外延層；電流擴展外延層上表面間隔嵌有多個第一p阱區，每個第一p阱區中包圍有一個第二p阱區；每個第三p阱區對應遮蔽一個第二p阱區下表面；每個第二p阱區上表面嵌有一個n+源區；相鄰第一p阱區之間的電流擴展外延層上表面，依次間隔嵌有p+屏蔽區和一個p+發射區；還包括柵氧化層、多晶硅柵及鈍化介質層；另外還包括源極/漏極歐姆接觸金屬、隔離介質層、源極/柵極/漏極PAD金屬。本發明還公開了上述SiC MOSFET的制造方法。本發明SiC MOSFET，閾值電壓更高，導通特性與阻斷特性良好。

技術領域

本發明屬于半導體器件技術領域，涉及一種具有高閾值電壓的SiC MOSFET，本發明還涉及該種具有高閾值電壓的SiC MOSFET的制造方法。

背景技術

SiC MOSFET作為一款性能優異的半導體開關器件，既繼承了寬禁帶半導體材料SiC耐高壓的優點，又繼承了MOSFET開關速度高的特點，同時獲得了導通損耗低、阻斷電壓高、開關速度快、工作頻率高等諸多優勢，非常適合應用于電力電子開關電路領域。然而，SiC MOSFET常應用在高頻、大功率電路中，線路存在的雜散電感在高頻工作狀態下所產生的電壓尖峰容易使SiC MOSFET出現誤觸發甚至柵擊穿等問題。為了避免這一問題，提高SiCMOSFET的閾值電壓成為有效的解決方案之一。但是常規SiC MOSFET難以同時兼顧低導通電阻與高閾值電壓這兩個性能，設計人員往往需要以損失導通性能為代價來提高SiC MOSFET的閾值電壓特性指標。但是，以損失導通性能為代價提高SiC MOSFET閾值電壓的折衷方式不利于SiC MOSFET綜合性能的提升，同時還增加了SiC MOSFET的成本。

發明內容

本發明的目的是提供一種具有高閾值電壓的SiC MOSFET，解決了現有SiC MOSFET難以同時兼顧低導通電阻與高閾值電壓的問題。

本發明另一目的是提供一種具有高閾值電壓的SiC MOSFET的制造方法。

本發明采用的技術方案是，一種具有高閾值電壓的SiC MOSFET，包括襯底，襯底表面向上外延有耐壓外延層，耐壓外延層表面向上外延有電流擴展外延層；電流擴展外延層上表面間隔嵌有多個第一p阱區，每個第一p阱區中包圍有一個第二p阱區，各個第二p阱區鑲嵌在電流擴展外延層上表面；

電流擴展外延層內鑲嵌有多個第三p阱區，每個第三p阱區完全對應遮蔽一個第二p阱區的下表面；每個第二p阱區上表面鑲嵌有一個n+源區，每個n+源區的下表面高于所在的第二p阱區的下表面；相鄰第一p阱區之間的電流擴展外延層上表面，依次間隔鑲嵌有一組p+屏蔽區和一個p+發射區；p+發射區與第一p阱區之間的電流擴展外延層上表面、與p+發射區最近鄰的第一p阱區的上表面、靠近p+發射區一側的第二p阱區的上表面、靠近p+發射區一側區域的n+源區上表面共同覆蓋有柵氧化層；柵氧化層的上方覆蓋有多晶硅柵；柵氧化層側壁、多晶硅柵側壁、多晶硅柵上表面邊緣共同覆蓋有鈍化介質層；沒有覆蓋柵氧化層及鈍化介質層的第一p阱區上表面、第二p阱區上表面、n+源區上表面共同覆蓋有源極歐姆接觸金屬，p+屏蔽區上表面、p+屏蔽區之間的電流擴展外延層的上表面共同覆蓋有源極歐姆接觸金屬；

鈍化介質層上表面覆蓋有隔離介質層，包裹著多晶硅柵與柵氧化層側壁但未被源極歐姆接觸金屬包裹的鈍化介質層外側側壁也覆蓋有隔離介質層)，未被隔離介質層覆蓋的源極歐姆接觸金屬的上表面覆蓋有源極PAD金屬，未被鈍化介質層覆蓋的多晶硅柵的上表面覆蓋有柵極PAD金屬；

襯底的下表面覆蓋有漏極歐姆接觸金屬，漏極歐姆接觸金屬的下表面覆蓋有漏極PAD金屬。

本發明采用的另一技術方案是，一種具有高閾值電壓的SiC MOSFET的制造方法，按照以下步驟實施：

1)通過物理氣相傳輸法制備n型4H-SiC的襯底；