[發明專利]具有高閾值電壓的SiC MOSFET及制造方法

有效

• 申請號: 202111492929.7
• 申請日: 2021-12-08
• 公開（公告）號: CN114420758B
• 公開（公告）日: 2023-02-03
• 發明（設計）人: 王曦;解勇濤;李佳思;孫佳威;許建寧;夏浩瑋
• 申請（專利權）人: 西安理工大學
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 西安弘理專利事務所 61214
• 代理人: 王奇

1.一種具有高閾值電壓的SiC MOSFET，其特征在于：包括襯底(1)，襯底(1)表面向上外延有耐壓外延層(2)，耐壓外延層(2)表面向上外延有電流擴展外延層(3)；電流擴展外延層(3)上表面間隔鑲嵌有多個第一p阱區(4)，每個第一p阱區(4)中包圍有一個第二p阱區(5)，各個第二p阱區(5)鑲嵌在電流擴展外延層(3)上表面；每個第一p阱區(4)的結深為0.3μm～0.8μm，雜質濃度為1.0×10¹⁶cm^-3～1.0×10¹⁷cm^-3；

電流擴展外延層(3)內鑲嵌有多個第三p阱區(6)，每個第三p阱區(6)完全對應遮蔽一個第二p阱區(5)的下表面；每個第二p阱區(5)的結深與第一p阱區(4)的結深相等；每個第三p阱區(6)的結深為0.1μm～0.5μm；第三p阱區(6)的摻雜濃度大于第一p阱區(4)，第二p阱區(5)的摻雜濃度是第三p阱區(6)與第一p阱區(4)摻雜濃度之和；

每個第二p阱區(5)上表面鑲嵌有一個n+源區(7)，每個n+源區(7)的下表面高于所在的第二p阱區(5)的下表面；每個n+源區(7)的結深為0.2μm～0.4μm，雜質濃度為1.0×10¹⁸cm^-3～2.0×10¹⁹cm^-3；

相鄰第一p阱區(4)之間的電流擴展外延層(3)上表面，依次間隔鑲嵌有一組p+屏蔽區(8)和一個p+發射區(9)；

p+發射區(9)與第一p阱區(4)之間的電流擴展外延層(3)上表面、與p+發射區(9)最近鄰的第一p阱區(4)的上表面、靠近p+發射區(9)一側的第二p阱區(5)的上表面、靠近p+發射區(9)一側區域的n+源區(7)上表面共同覆蓋有柵氧化層(10)；柵氧化層(10)的上方覆蓋有多晶硅柵(11)；

柵氧化層(10)側壁、多晶硅柵(11)側壁、多晶硅柵(11)上表面邊緣共同覆蓋有鈍化介質層(12)；

沒有覆蓋柵氧化層(10)及鈍化介質層(12)的第一p阱區(4)上表面、第二p阱區(5)上表面、n+源區(7)上表面共同覆蓋有源極歐姆接觸金屬(13)，p+屏蔽區(8)上表面、p+屏蔽區(8)之間的電流擴展外延層(3)的上表面共同覆蓋有源極歐姆接觸金屬(13)；

鈍化介質層(12)上表面覆蓋有隔離介質層(15)，包裹著多晶硅柵(11)與柵氧化層(10)側壁但未被源極歐姆接觸金屬(13)包裹的鈍化介質層(12)外側側壁也覆蓋有隔離介質層(15)，未被隔離介質層(15)覆蓋的源極歐姆接觸金屬(13)的上表面覆蓋有源極PAD金屬(16)，未被鈍化介質層(12)覆蓋的多晶硅柵(11)的上表面覆蓋有柵極PAD金屬(17)；

襯底(1)的下表面覆蓋有漏極歐姆接觸金屬(14)，漏極歐姆接觸金屬(14)的下表面覆蓋有漏極PAD金屬(18)。

2.根據權利要求1所述的具有高閾值電壓的SiC MOSFET，其特征在于：所述的襯底(1)的材料選用n型的4H-SiC，厚度為150μm～350μm，施主雜質濃度為1.0×10¹⁸cm^-3～1.0×10¹⁹cm^-3。

3.根據權利要求1所述的具有高閾值電壓的SiC MOSFET，其特征在于：所述的耐壓外延層(2)選用n型，厚度為4.0μm～40μm，雜質濃度為1.0×10¹⁴cm^-3～3.0×10¹⁶cm^-3；電流擴展外延層(3)選用n型，厚度為0.5μm～5.0μm，雜質濃度為1.0×10¹⁵cm^-3～1.0×10¹⁷cm^-3。