[發(fā)明專利]芯片結(jié)構(gòu)、芯片結(jié)構(gòu)的制作方法、電子設(shè)備

在審

• 申請(qǐng)?zhí)枺?/td>: 202111490490.4
• 申請(qǐng)日: 2021-12-08
• 公開（公告）號(hào): CN115000036A
• 公開（公告）日: 2022-09-02
• 發(fā)明（設(shè)計(jì)）人: 霍源
• 申請(qǐng)（專利權(quán)）人: 榮耀終端有限公司
• 主分類號(hào): H01L23/488
• 分類號(hào): H01L23/488;H01L21/60
• 代理公司: 深圳市深佳知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 44285
• 代理人: 戴皓

本申請(qǐng)實(shí)施例提供了一種芯片結(jié)構(gòu)、一種芯片結(jié)構(gòu)的制作方法以及一種電子設(shè)備，該芯片結(jié)構(gòu)包括：電路板，電路板上具有多個(gè)焊盤，多個(gè)焊盤包括多個(gè)第一焊盤和至少一個(gè)第二焊盤；芯片，所述芯片與所述第一焊盤電連接，第二焊盤為冗余焊盤；多個(gè)電連接結(jié)構(gòu)，所述多個(gè)電連接結(jié)構(gòu)包括多個(gè)第一電連接結(jié)構(gòu)和至少一個(gè)第二電連接結(jié)構(gòu)，所述第一電連接結(jié)構(gòu)位于所述第一焊盤表面，電連接所述芯片與所述第一焊盤，所述第二電連接結(jié)構(gòu)位于所述第二焊盤表面；封裝層，所述封裝層填充所述電路板和所述芯片之間的空隙。該芯片結(jié)構(gòu)可以提高芯片與電路板之間焊點(diǎn)的可靠性。

技術(shù)領(lǐng)域

本申請(qǐng)涉及芯片封裝技術(shù)領(lǐng)域，尤其涉及一種芯片結(jié)構(gòu)、一種芯片結(jié)構(gòu)的制作方法以及一種包括該芯片結(jié)構(gòu)的電子設(shè)備。

背景技術(shù)

隨著電子技術(shù)的發(fā)展，集成電路板的組裝密度越來(lái)越高，微電子器件中的焊點(diǎn)也越來(lái)越小，對(duì)可靠性要求日益提高。電子封裝中廣泛采用的晶圓級(jí)尺寸封裝(WaferLevelChip Scale Package，WLCSP)、倒裝芯片尺寸封裝(Flip Chip Scale Package，F(xiàn)CCSP)等封裝技術(shù)均通過(guò)焊點(diǎn)直接實(shí)現(xiàn)電子器件與基板或電路板之間的電氣連接及機(jī)械連接。其中，倒裝芯片封裝技術(shù)是把裸芯片正面朝下通過(guò)錫膏將其焊球焊接在電路板上的焊盤上的技術(shù)，而隨著芯片上集成的信號(hào)越來(lái)越多，如何提高芯片與電路板之間焊點(diǎn)的可靠性成為本領(lǐng)域技術(shù)人員的研究熱點(diǎn)。

發(fā)明內(nèi)容

本申請(qǐng)?zhí)峁┝艘环N芯片結(jié)構(gòu)、一種芯片結(jié)構(gòu)的制作方法以及一種包括該芯片結(jié)構(gòu)的電子設(shè)備，目的在于提高芯片與電路板之間焊點(diǎn)的可靠性。

為了實(shí)現(xiàn)上述目的，本申請(qǐng)?zhí)峁┝艘韵录夹g(shù)方案：

第一方面，本申請(qǐng)實(shí)施例提供了一種芯片結(jié)構(gòu)，包括：

電路板，所述電路板上具有多個(gè)焊盤，所述多個(gè)焊盤包括多個(gè)第一焊盤和至少一個(gè)第二焊盤；

芯片，所述芯片與所述第一焊盤電連接，所述第二焊盤為冗余焊盤；

多個(gè)電連接結(jié)構(gòu)，所述多個(gè)電連接結(jié)構(gòu)包括多個(gè)第一電連接結(jié)構(gòu)和至少一個(gè)第二電連接結(jié)構(gòu)，所述第一電連接結(jié)構(gòu)位于所述第一焊盤表面，電連接所述芯片與所述第一焊盤，所述第二電連接結(jié)構(gòu)位于所述第二焊盤表面；

封裝層，所述封裝層填充所述電路板和所述芯片之間的空隙。

本申請(qǐng)實(shí)施例所提供的芯片結(jié)構(gòu)，通過(guò)在所述電路板上增加所述第二焊盤，來(lái)增加所述電路板的焊盤密度，以減小所述電路板中相鄰焊盤之間的間距，并在所述第二焊盤上設(shè)置第二電連接結(jié)構(gòu)，以減小所述第二焊盤與所述芯片之間的空隙，進(jìn)而在所述芯片和所述電路板之間的空隙點(diǎn)膠水，形成封裝層時(shí)，增強(qiáng)所述電路板上相鄰焊盤之間的毛細(xì)作用，提高所述芯片和所述電路板之間的膠水填充效果，增加所述電路板和所述芯片之間的結(jié)合力，同時(shí)，降低填膠空洞出現(xiàn)的概率，解決焊點(diǎn)枝晶的問(wèn)題。

在一種實(shí)現(xiàn)方式中，沿所述電路板至所述芯片方向上，所述第二電連接結(jié)構(gòu)的高度與所述第二焊盤到所述芯片之間的距離的比值的取值范圍為0.5～1，包括端點(diǎn)值，以在給所述芯片和所述電路板之間的空隙進(jìn)行膠水填充，形成封裝層時(shí)，使得所述第二焊盤所在位置具有較強(qiáng)的毛細(xì)作用。

在又一種實(shí)現(xiàn)方式中，在所述電路板所在的平面內(nèi)，所述多個(gè)焊盤中相鄰焊盤之間的空隙的尺寸不大于400微米，以在給所述芯片和所述電路板之間的空隙進(jìn)行膠水填充，形成所述封裝層時(shí)，使得各焊盤所在位置具有較強(qiáng)的毛細(xì)作用，提高所述芯片和所述電路板之間空隙的膠水填充效果。

在再一種實(shí)現(xiàn)方式中，所述多個(gè)焊盤在所述電路板上均勻分布，以使得各焊盤所在位置處的毛細(xì)作用相同或相近，從而在給所述芯片和所述電路板之間的空隙進(jìn)行膠水填充時(shí)，使得各焊盤所在位置處被膠水潤(rùn)濕的速度相同或相近，進(jìn)一步降低填膠空洞的出現(xiàn)。

第二方面，本申請(qǐng)實(shí)施例提供了一種芯片結(jié)構(gòu)的制作方法，包括：