[發(fā)明專利]一種半導體結(jié)構(gòu)的制備方法、半導體結(jié)構(gòu)和半導體存儲器在審
| 申請?zhí)枺?/td> | 202111478194.2 | 申請日： | 2021-12-06 |
| 公開（公告）號： | CN116249342A | 公開（公告）日： | 2023-06-09 |
| 發(fā)明（設計）人： | 于業(yè)笑;陳龍陽;劉忠明;孔忠 | 申請（專利權(quán)）人： | 長鑫存儲技術有限公司 |
| 主分類號： | H10B12/00 | 分類號： | H10B12/00;H01L21/311 |
| 代理公司： | 北京派特恩知識產(chǎn)權(quán)代理有限公司 11270 | 代理人： | 張競存;張穎玲 |
| 地址： | 230601 安徽省合肥市*** | 國省代碼： | 安徽;34 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 半導體 結(jié)構(gòu) 制備 方法 存儲器 | ||
本申請?zhí)峁┝艘环N半導體結(jié)構(gòu)的制備方法、半導體結(jié)構(gòu)和半導體存儲器，所述方法包括：提供襯底；襯底包括：有源區(qū)；在襯底上依次沉積第一介質(zhì)層和第一阻擋層；在第一阻擋層上形成包括第一刻蝕圖形的第一掩膜；其中，第一刻蝕圖形包括：沿第一方向延伸的溝槽和均勻分布的刻蝕孔；其中，溝槽穿過刻蝕孔，刻蝕孔的深度大于溝槽的深度；沿第一刻蝕圖形進行刻蝕，去除第一阻擋層，將第一介質(zhì)層刻蝕形成導電槽。本申請能夠以較少的光罩次數(shù)形成新穎的半導體結(jié)構(gòu)，以進行金屬布線。
技術領域
本申請涉及半導體工藝領域，尤其涉及一種半導體結(jié)構(gòu)的制備方法、半導體結(jié)構(gòu)和半導體存儲器。
背景技術
隨著半導體技術的不斷發(fā)展，集成電路不斷追求高速度、高集成密度和低功耗。因而，集成電路中半導體器件結(jié)構(gòu)尺寸也在不斷微縮。
現(xiàn)有的半導體結(jié)構(gòu)越來越難以滿足發(fā)展的需要，半導體結(jié)構(gòu)需要不斷推陳出新，設計更多新穎的半導體結(jié)構(gòu)。
發(fā)明內(nèi)容
本申請實施例期望提出一種半導體結(jié)構(gòu)的制備方法、半導體結(jié)構(gòu)和半導體存儲器，能夠以較少的光罩次數(shù)形成新穎的導電槽結(jié)構(gòu)。
本申請的技術方案是這樣實現(xiàn)的：
本申請實施例提供一種半導體結(jié)構(gòu)的制備方法，所述方法包括：
提供襯底；所述襯底包括：有源區(qū)；
在所述襯底上依次沉積第一介質(zhì)層和第一阻擋層；
在所述第一阻擋層上形成包括第一刻蝕圖形的第一掩膜；其中，所述第一刻蝕圖形包括：沿第一方向延伸的溝槽和均勻分布的刻蝕孔；其中，所述溝槽穿過所述刻蝕孔，所述刻蝕孔的深度大于所述溝槽的深度；
沿所述第一刻蝕圖形進行刻蝕，去除所述第一阻擋層，將所述第一介質(zhì)層刻蝕形成導電槽。
本申請實施例還提供一種半導體結(jié)構(gòu)，所述半導體結(jié)構(gòu)由上述方案中的制備方法制備而成。
本申請實施例還提供一種半導體存儲器，包括上述方案中的半導體結(jié)構(gòu)。
由此可見，本申請實施例提供了一種半導體結(jié)構(gòu)的制備方法、半導體結(jié)構(gòu)和半導體存儲器，能夠在所提供的襯底上依次沉積第一介質(zhì)層和第一阻擋層；而后，在第一阻擋層上形成包括第一刻蝕圖形的第一掩膜，其中，第一刻蝕圖形包括沿第一方向延伸的溝槽和均勻分布的刻蝕孔，溝槽穿過刻蝕孔，刻蝕孔的深度大于溝槽的深度；而后，沿第一刻蝕圖形進行刻蝕，去除第一阻擋層，并將第一介質(zhì)層刻蝕形成導電槽。對應于第一刻蝕圖形，最終形成的導電槽也包括了溝槽和刻蝕孔，這樣，導電槽中的溝槽提供了金屬布線的埋入?yún)^(qū)域，導電槽中的刻蝕孔則提供了金屬布線與有源區(qū)的接觸點，而刻蝕形成第一刻蝕圖形僅需要兩次光罩；從而，以較少的光罩次數(shù)形成了可以進行金屬布線的新穎半導體結(jié)構(gòu)，為半導體工藝提供了新的選擇。
附圖說明
圖1為本申請實施例提供的一種半導體結(jié)構(gòu)制備方法的流程圖一；
圖2為本申請實施例提供的一種半導體結(jié)構(gòu)制備方法的示意圖一；
圖3A為本申請實施例提供的一種半導體結(jié)構(gòu)制備方法的示意圖二；
圖3B為本申請實施例提供的一種半導體結(jié)構(gòu)制備方法的示意圖三；
圖4為本申請實施例提供的一種半導體結(jié)構(gòu)制備方法的示意圖四；
圖5A為本申請實施例提供的一種半導體結(jié)構(gòu)制備方法的示意圖五；
圖5B為本申請實施例提供的一種半導體結(jié)構(gòu)制備方法的示意圖六；
圖6為本申請實施例提供的一種半導體結(jié)構(gòu)制備方法的流程圖二；
圖7A為本申請實施例提供的一種半導體結(jié)構(gòu)制備方法的示意圖七；
該專利技術資料僅供研究查看技術是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于長鑫存儲技術有限公司，未經(jīng)長鑫存儲技術有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/202111478194.2/2.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 卡片結(jié)構(gòu)、插座結(jié)構(gòu)及其組合結(jié)構(gòu)
- 鋼結(jié)構(gòu)平臺結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 鋼結(jié)構(gòu)支撐結(jié)構(gòu)
- 單元結(jié)構(gòu)、結(jié)構(gòu)部件和夾層結(jié)構(gòu)
- 鋼結(jié)構(gòu)扶梯結(jié)構(gòu)
- 鋼結(jié)構(gòu)隔墻結(jié)構(gòu)
- 鋼結(jié)構(gòu)連接結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機械結(jié)構(gòu)和光學結(jié)構(gòu)
- 螺紋結(jié)構(gòu)、螺孔結(jié)構(gòu)、機械結(jié)構(gòu)和光學結(jié)構(gòu)
