[發明專利]基于ATE設備芯片測試的加速方法、裝置及測試機系統

有效

• 申請號: 202111471138.6
• 申請日: 2021-12-03
• 公開（公告）號: CN114356820B
• 公開（公告）日: 2023-07-14
• 發明（設計）人: 鄔剛;凌云
• 申請（專利權）人: 杭州加速科技有限公司
• 主分類號: G06F13/40
• 分類號: G06F13/40;G01R31/28
• 代理公司: 深圳智趣知識產權代理事務所(普通合伙) 44486
• 代理人: 李興生

1.一種基于ATE設備芯片測試的加速方法，其特征在于，應用于ATE設備中，所述ATE設備包括主控板、背板和業務板，所述主控板通過所述背板與多個所述業務板建立通信連接，所述主控板上配置有測試程序，每個所述業務板上配置有FPGA和多個引腳電路芯片；每塊業務板上的FPGA設置有PE選擇寄存器、PE配置寄存器和PE接口；

所述加速方法包括如下：

所述測試程序通過每塊業務板上的PE選擇寄存器選擇該業務板上待配置的引腳電路芯片；

通過每塊業務板上的PE配置寄存器，對該業務板上被PE選擇寄存器所選擇的引腳電路芯片進行配置；

每塊業務板上的PE接口負責接收所述測試程序發送的關于配置PE芯片的指令，使所述PE配置寄存器并行完成相應引腳電路芯片的配置；

所述引腳電路芯片采集待測芯片反饋的測試數據；

在預設時間間隔，每塊業務板上的FPGA并行讀取該業務板上所有引腳電路芯片中的測試數據，并將讀取的測試數據存儲在所述FPGA中；

所述測試程序通過讀取每塊業務板上FPGA中存儲的數據，獲取該業務板上所有引腳電路芯片的測試數據；

所述測試程序分析所述測試數據，完成對待測試芯片的測試。

2.根據權利要求1所述的加速方法，其特征在于，“在預設時間間隔，每塊業務板上的FPGA并行讀取該業務板上所有引腳電路芯片中的測試數據，并將讀取的測試數據存儲在所述FPGA中”具體包括：

所述測試程序預先將每個引腳電路芯片的讀取信息配置到相應業務板的FPGA中；

每塊業務板的FPGA中配置有的PE讀取控制模塊；

所述PE讀取控制模塊根據所述讀取信息按照一定的時間間隔并行讀取引腳電路芯片中的測試數據，并更新到FPGA的內部存儲中。

3.根據權利要求2所述的加速方法，其特征在于，所述測試程序一次性讀取每塊業務板的FPGA中存儲的測試數據；

或，所述測試程序分步讀取每塊業務板的FPGA中存儲的測試數據。

4.根據權利要求1所述的加速方法，其特征在于，所述測試程序采用廣播的方式對每塊業務板上的引腳電路芯片進行配置。

5.根據權利要求1所述的加速方法，其特征在于，每個FPGA上配置有一個PE選擇寄存器和一個PE配置寄存器，每個所述PE接口對應一個所述引腳電路芯片；

所述PE接口包括命令緩存區、數據緩存區和通信接口，

所述命令緩存區用于緩存關于配置引腳電路芯片的指令；

所述數據緩存區用于緩存對應引腳電路芯片的測試數據；

所述通信接口用于與對應的引腳電路芯片建立通信連接。

6.一種基于ATE設備芯片測試的加速裝置，其特征在于，應用于ATE設備中，所述ATE設備包括主控板、背板和業務板，所述主控板通過所述背板與多個所述業務板建立通信連接，所述主控板上配置有測試程序，每個所述業務板上配置有FPGA和多個引腳電路芯片；每塊業務板上的FPGA設置有PE選擇寄存器、PE配置寄存器和PE接口；

所述加速裝置包括如下，

芯片配置單元：所述測試程序通過每塊業務板上的PE選擇寄存器選擇該業務板上待配置的引腳電路芯片；通過每塊業務板上的PE配置寄存器，對該業務板上被PE選擇寄存器所選擇的引腳電路芯片進行配置；每塊業務板上的PE接口負責接收所述測試程序發送的關于配置PE芯片的指令，使所述PE配置寄存器并行完成相應引腳電路芯片的配置；

數據采集單元：用于通過所述引腳電路芯片采集待測芯片反饋的測試數據；

數據存儲單元：用于在預設時間間隔內，通過每塊業務板上的FPGA并行讀取該業務板上所有引腳電路芯片中的測試數據，并將讀取的測試數據存儲在所述FPGA中；

數據讀取單元：用于通過所述測試程序讀取每塊業務板上FPGA中存儲的數據，獲取該業務板上所有引腳電路芯片的測試數據；

數據分析單元：用于通過所述測試程序分析所述測試數據，完成對待測試芯片的測試。