[發(fā)明專利]一種ADC采樣方法、系統(tǒng)、終端設(shè)備和存儲介質(zhì)

在審

• 申請?zhí)枺?/td>: 202111416464.7
• 申請日: 2021-11-25
• 公開（公告）號: CN114095023A
• 公開（公告）日: 2022-02-25
• 發(fā)明（設(shè)計）人: 楊穎
• 申請（專利權(quán)）人: 上海矽翊微電子有限公司
• 主分類號: H03M1/10
• 分類號: H03M1/10;H03M1/12
• 代理公司: 上海碩力知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31251
• 代理人: 王法男

1.一種ADC采樣系統(tǒng)，其特征在于，包括：

ADC采樣模塊，用于啟動ADC采樣并輸出對應(yīng)的采樣結(jié)果；

超時監(jiān)控模塊，用于監(jiān)測所述ADC采樣模塊的采樣時長，根據(jù)所述ADC采樣時長判斷所述ADC采樣模塊是否處于異常狀態(tài)；

處理模塊，用于根據(jù)判斷結(jié)果控制所述ADC采樣模塊的采樣狀態(tài)。

2.根據(jù)權(quán)利要求1所述的ADC采樣系統(tǒng)，其特征在于，所述ADC采樣模塊包括：

系統(tǒng)時鐘電路，用于提供采樣時鐘信號；

ADC采樣電路，用于根據(jù)所述采樣時鐘信號，對待測回路進(jìn)行ADC采樣并輸出采樣結(jié)果。

3.根據(jù)權(quán)利要求1所述的ADC采樣系統(tǒng)，其特征在于，所述超時監(jiān)控模塊包括：

監(jiān)控參數(shù)配置電路，用于獲取所述ADC采樣模塊和所述處理模塊分別輸入的同步配置信息；

獨立時鐘電路，用于在所述ADC采樣模塊啟動ADC采樣的同時，進(jìn)行計時得到所述采樣時長。

4.根據(jù)權(quán)利要求3所述的ADC采樣系統(tǒng)，其特征在于，所述處理模塊包括：

處理器，用于判斷所述采樣時長是否超過預(yù)設(shè)時長，在所述采樣時長超過預(yù)設(shè)時長時，生成并發(fā)送控制信號至所述中斷處理電路；

中斷處理電路，用于根據(jù)所述控制信號控制所述ADC采樣電路重新進(jìn)行采樣。

5.一種ADC采樣防呆實現(xiàn)方法，其特征在于，包括：

啟動ADC采樣并輸出對應(yīng)的采樣結(jié)果；

監(jiān)測采樣時長；

根據(jù)所述ADC采樣時長判斷所述ADC采樣模塊是否處于異常狀態(tài)；

根據(jù)判斷結(jié)果控制所述ADC采樣模塊的采樣狀態(tài)。

6.根據(jù)權(quán)利要求5所述的ADC采樣系統(tǒng)，其特征在于，所述啟動ADC采樣并輸出對應(yīng)的采樣結(jié)果包括：

發(fā)出采樣時鐘信號；

根據(jù)所述采樣時鐘信號，對待測回路進(jìn)行ADC采樣并輸出采樣結(jié)果。

7.根據(jù)權(quán)利要求5所述的ADC采樣系統(tǒng)，其特征在于，所述監(jiān)測采樣時長包括：

獲取同步配置信息；

在啟動ADC采樣的同時，進(jìn)行計時得到所述采樣時長。

8.根據(jù)權(quán)利要求7所述的ADC采樣系統(tǒng)，其特征在于，所述根據(jù)所述ADC采樣時長判斷所述ADC采樣模塊是否處于異常狀態(tài)包括：

判斷所述采樣時長是否超過預(yù)設(shè)時長，在所述采樣時長超過預(yù)設(shè)時長時，重新進(jìn)行采樣。

9.一種終端設(shè)備，其特征在于，包括處理器、存儲器以及存儲在所述存儲器中并可在所述處理器上運行的計算機(jī)程序，所述處理器，用于執(zhí)行所述存儲器上所存放的計算機(jī)程序，實現(xiàn)如權(quán)利要求5至權(quán)利要求8任一項所述的ADC采樣方法所執(zhí)行的操作。

10.一種存儲介質(zhì)，其特征在于，所述存儲介質(zhì)中存儲有至少一條指令，所述指令由處理器加載并執(zhí)行以實現(xiàn)如權(quán)利要求5至權(quán)利要求8任一項所述的ADC采樣方法所執(zhí)行的操作。