[發明專利]靜態隨機存取存儲器的布局圖案

在審

• 申請號: 202111411027.6
• 申請日: 2021-11-25
• 公開（公告）號: CN116190371A
• 公開（公告）日: 2023-05-30
• 發明（設計）人: 王淑如;郭有策;陳建宏;黃俊憲;黃莉萍;曾俊硯
• 申請（專利權）人: 聯華電子股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H10B10/00
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

一種靜態隨機存取存儲器(static?random?access?memory，SRAM)的布局圖案，包含基底、PL1(第一上拉晶體管)、PD1(第一下拉晶體管)、PL2(第二上拉晶體管)及PD2(第二下拉晶體管)位于基底上，另包含PG1A(第一存取晶體管)、PB1B(第二存取晶體管)、PG2A(第三存取晶體管)及PG2B(第四存取晶體管)，PG1A與PG1B包含相同的第一鰭狀結構，PG2A與PG2B包含相同的第二鰭狀結構，第一局部互連層位于PG1A與PG1B之間，且位于PL1與PD1所包含的鰭狀結構上，及第二局部互連層位于PG2A與PG2B之間，且位于PL2與PD2所包含的鰭狀結構上。

技術領域

本發明涉及一種靜態隨機存取存儲器(static?random?access?memory，SRAM)，尤其是涉及一種具有增加良率和提升讀取速度的靜態隨機存取存儲器(SRAM)的布局圖案。

背景技術

在一嵌入式靜態隨機存取存儲器(embedded?static?random?access?memory,embedded?SRAM)中，包含有邏輯電路(logic?circuit)和與邏輯電路連接的靜態隨機存取存儲器。靜態隨機存取存儲器本身屬于一種揮發性(volatile)的存儲單元(memory?cell)，亦即當供給靜態隨機存取存儲器的電力消失之后，所存儲的數據會同時抹除。靜態隨機存取存儲器存儲數據的方式是利用存儲單元內晶體管的導電狀態來達成，靜態隨機存取存儲器的設計是采用互耦合晶體管為基礎，沒有電容器放電的問題，不需要不斷充電以保持數據不流失，也就是不需作存儲器更新的動作，這與同屬揮發性存儲器的動態隨機存取存儲器(Dynamic?Random?Access?Memory,DRAM)利用電容器帶電狀態存儲數據的方式并不相同。靜態隨機存取存儲器的存取速度相當快，因此有在計算機系統中當作快取存儲器(cache?memory)等的應用。

然而隨著制作工藝線寬與曝光間距的縮減，現今SRAM元件的制作難以利用現有的架構曝出所要的圖案。因此如何改良現有SRAM元件的架構來提升曝光的品質即為現今一重要課題。

發明內容

本發明提供一種靜態隨機存取存儲器(static?random-access?memory，SRAM)的布局圖案，包含一基底，一第一反相器包含有一PL1(第一上拉晶體管)以及一PD1(第一下拉晶體管)位于該基底上，一第二反相器包含有一PL2(第二上拉晶體管)以及一PD2(第二下拉晶體管)位于該基底上，其中該第一反相器與該第二反相器互相耦合，一PG1A(第一存取晶體管)及一PG1B(第二存取晶體管)與該第一反相器輸出端連接，一PG2A(第三存取晶體管)以及一PG2B(第四存取晶體管)與該第二反相器輸出端連接，其中該PG1A的一柵極與該PG2A的一柵極連接至一第一字符線，該PG1B的一柵極與該PG2B的一柵極連接至一第二字符線，多個晶體管，包含該PL1、該PD1、該PL2、該PD2、該PG1A、該PG1B、該PG2A以及該PG2B，各該晶體管都包含有一柵極結構跨越至少一鰭狀結構，其中該PG1A與該PG1B包含有一相同的第一鰭狀結構，該PG2A與該PG2B包含有一相同的第二鰭狀結構，一第一局部互連層，位于該PG1A與該PG1B之間，位于該PG1A與該PG1B所包含的該第一鰭狀結構上，且位于該PL1與該PD1所包含的該鰭狀結構上，其中該第一局部互連層是一個一體成型結構，以及一第二局部互連層，位于該PG2A與該PG2B之間，位于該PG2A與該PG2B所包含的該第二鰭狀結構上，且位于該PL2與該PD2所包含的該鰭狀結構上，其中該第二局部互連層是一個一體成型結構。