[發明專利]基于E1光纖的PTP網絡授時系統

有效

• 申請號: 202111364884.5
• 申請日: 2021-11-17
• 公開（公告）號: CN114268400B
• 公開（公告）日: 2023-09-01
• 發明（設計）人: 王洪國;黃河;谷子偉;程久高;趙亭軍;戰英杰;賈堯堯;張朋
• 申請（專利權）人: 北京航天科工世紀衛星科技有限公司
• 主分類號: H04J3/06
• 分類號: H04J3/06
• 代理公司: 北京理工大學專利中心 11120
• 代理人: 許姣

本發明提供一種基于E1光纖的PTP網絡授時系統，采用將E1與PTP網絡授時結合的方式對外授時，以提高E1的授時精度。該網絡授時系統包括：ARM處理器、FPGA模塊和E1調制解調芯片；ARM處理器用于PTP同步報文的解析和授時同步算法的實現；FPGA模塊用于對PTP同步報文打時間戳和將網絡接口數據轉換成滿足E1通信的串行接口數據；E1調制解調芯片用于串行接口數據和HB3碼之間的調制解調，實現數據光纖傳輸功能。

技術領域

本發明涉及一種授時方法，具體涉及一種基于E1光纖的PTP網絡授時系統，屬于通信和精密授時技術領域。

技術背景

隨著智能數字電網、4G與5G高速通信網絡、國防軍工和工業控制等領域的高速發展，對高精度時間基準的要求也越來越高，而高精度時間基準是靠高精度時鐘同步技術來獲得的。在距離較遠的大型系統與大型系統之間可以利用GPS和北斗等衛星手段進行高精度授時同步，然而各大系統內部之間的小型系統由于成本、維護、環境因素等客觀原因不能大規模應用衛星技術進行時鐘同步，因此在小型系統中只能選用其他時鐘同步方式如E1、IRIG-B碼、NTP、PTP等。NTP以出現時間最早、成本最為低廉、實現難度最低等優點而應用最為廣泛。但NTP授時精度僅能達到ms級別，且由于容易受到網絡協議棧的抖動的影響而造成時鐘同步的穩定度較差，在很多應用場景中難以滿足需求。其次是IRIG-B碼，其時鐘同步精度可以達到us級別，可以滿足大多數小型系統的時鐘同步需求。但IRIG-B碼也有其明顯的缺點，比如需要進行專門布線使得后期維護和升級困難。近些年出現一種PTP時鐘同步技術，即IEEE1588時鐘同步技術，使得時鐘同步授時精度大幅提升和穩定性大幅提高。

在早期的軍工產品中E1采用的是與IRIG-B碼授時結合的方式并用貝伏線傳輸授時，當兩臺設備距離較遠時，線上信號質量變差、線路延遲增大進而影響同步精度等問題。而隨著對同步精度的要求越來越高，E1結合IRIG-B碼授時技術已無法滿足要求，這就需要對E1鏈路授時升級改造。

發明內容

有鑒于此，本發明提供一種基于E1光纖的PTP網絡授時系統，采用將E1與PTP網絡授時結合的方式對外授時，以提高E1的授時精度。

所述基于E1光纖PTP網絡授時系統，包括：ARM處理器、FPGA模塊和E1調制解調芯片；

所述ARM處理器用于PTP同步報文的解析和授時同步算法的實現；

所述FPGA模塊用于對PTP同步報文打時間戳和將網絡接口數據轉換成滿足E1通信的串行接口數據；

所述E1調制解調芯片用于串行接口數據和HB3碼之間的調制解調，實現數據光纖傳輸功能。具體為：所述E1調制解調芯片將所述FPGA模塊傳輸過來的串行接口數據調制成HB3碼，然后連接光端機，實現光纖傳輸功能；此外，還將從光端機接收的HB3碼解調成串行接口數據發送給FPGA模塊。

作為本發明的一種優選方式，當該網絡授時系統作為主時鐘時，所述FPGA模塊只對接收到的Sync報文和Delay_Req報文打時間戳，其他報文均透傳；具體為：

當所述FPGA模塊從ARM處理器發送的報文中檢測到Sync報文時，記錄發出Sync報文的t1時間戳信息，然后將包括t1時間戳信息的Sync報文發送給從時鐘端；同時通知所述ARM處理器讀取Sync報文的t1時間戳信息，所述ARM處理器獲取t1時間后將其放入Follow_Up報文中通過所述FPGA模塊發送給從時鐘端；當所述FPGA模塊接收從從時鐘端發送的報文中檢測到Delay_Req報文時，記錄報文到來時刻t4時刻的時間戳信息，然后將t4時間戳信息填入Delay_Req報文中發送給ARM處理器，所述ARM處理器從接收的Delay_Req報文中提取t4時間戳信息，然后放入Delay_Resp報文中通過FPGA模塊發送給從時鐘端；

當該網絡授時系統作為從時鐘時，所述FPGA模塊只對接收的Sync和發出的Delay_Req報文打時間戳，其他報文均透傳；具體為：