[發(fā)明專利]基于E1光纖的PTP網(wǎng)絡(luò)授時(shí)系統(tǒng)

有效

• 申請(qǐng)?zhí)枺?/td>: 202111364884.5
• 申請(qǐng)日: 2021-11-17
• 公開（公告）號(hào): CN114268400B
• 公開（公告）日: 2023-09-01
• 發(fā)明（設(shè)計(jì)）人: 王洪國(guó);黃河;谷子偉;程久高;趙亭軍;戰(zhàn)英杰;賈堯堯;張朋
• 申請(qǐng)（專利權(quán)）人: 北京航天科工世紀(jì)衛(wèi)星科技有限公司
• 主分類號(hào): H04J3/06
• 分類號(hào): H04J3/06
• 代理公司: 北京理工大學(xué)專利中心 11120
• 代理人: 許姣

1.基于E1光纖的PTP網(wǎng)絡(luò)授時(shí)系統(tǒng)，其特征在于，包括：ARM處理器、FPGA模塊和E1調(diào)制解調(diào)芯片；

所述ARM處理器用于PTP同步報(bào)文的解析和授時(shí)同步算法的實(shí)現(xiàn)；

所述FPGA模塊用于對(duì)PTP同步報(bào)文打時(shí)間戳和將網(wǎng)絡(luò)接口數(shù)據(jù)轉(zhuǎn)換成滿足E1通信的串行接口數(shù)據(jù)；

所述E1調(diào)制解調(diào)芯片用于串行接口數(shù)據(jù)和HB3碼之間的調(diào)制解調(diào)，實(shí)現(xiàn)數(shù)據(jù)光纖傳輸功能；當(dāng)該網(wǎng)絡(luò)授時(shí)系統(tǒng)作為主時(shí)鐘時(shí)，所述FPGA模塊只對(duì)接收到的Sync報(bào)文和Delay_Req報(bào)文打時(shí)間戳，其他報(bào)文均透?jìng)?；具體為：

當(dāng)所述FPGA模塊從ARM處理器發(fā)送的報(bào)文中檢測(cè)到Sync報(bào)文時(shí)，記錄發(fā)出Sync報(bào)文的t1時(shí)間戳信息，然后將包括t1時(shí)間戳信息的Sync報(bào)文發(fā)送給從時(shí)鐘端；同時(shí)通知所述ARM處理器讀取Sync報(bào)文的t1時(shí)間戳信息，所述ARM處理器獲取t1時(shí)間后將其放入Follow_Up報(bào)文中通過所述FPGA模塊發(fā)送給從時(shí)鐘端；當(dāng)所述FPGA模塊接收從從時(shí)鐘端發(fā)送的報(bào)文中檢測(cè)到Delay_Req報(bào)文時(shí)，記錄報(bào)文到來時(shí)刻t4時(shí)刻的時(shí)間戳信息，然后將t4時(shí)間戳信息填入Delay_Req報(bào)文中發(fā)送給ARM處理器，所述ARM處理器從接收的Delay_Req報(bào)文中提取t4時(shí)間戳信息，然后放入Delay_Resp報(bào)文中通過FPGA模塊發(fā)送給從時(shí)鐘端；

當(dāng)該網(wǎng)絡(luò)授時(shí)系統(tǒng)作為從時(shí)鐘時(shí)，所述FPGA模塊只對(duì)接收的Sync和發(fā)出的Delay_Req報(bào)文打時(shí)間戳，其他報(bào)文均透?jìng)?；具體為：

當(dāng)所述FPGA模塊從接收到的報(bào)文中檢測(cè)到Sync報(bào)文時(shí)，記錄Sync報(bào)文到來時(shí)刻的t2時(shí)間戳信息，然后將t2時(shí)間戳信息填入Sync報(bào)文中發(fā)送給所述ARM處理器，所述ARM處理器從接收的Sync報(bào)文中提取t2時(shí)間戳信息用于授時(shí)同步計(jì)算；所述FPGA模塊從ARM處理器發(fā)送的報(bào)文中檢測(cè)Delay_Req報(bào)文時(shí)，記錄發(fā)出Delay_Req報(bào)文的t3時(shí)間戳信息，然后通知ARM處理器讀取Delay_Req報(bào)文的t3時(shí)間戳信息用于計(jì)算。

2.如權(quán)利要求1所述的基于E1光纖的PTP網(wǎng)絡(luò)授時(shí)系統(tǒng)，其特征在于：所述FPGA模塊還具備防錯(cuò)機(jī)制：即所述FPGA模塊在無網(wǎng)絡(luò)報(bào)文傳輸時(shí)一直發(fā)送防錯(cuò)字節(jié)至E1調(diào)制解調(diào)芯片，使E1調(diào)制解調(diào)芯片一直處在非空閑狀態(tài)；所述防錯(cuò)字節(jié)為設(shè)定格式的字節(jié)。

3.如權(quán)利要求2所述的基于E1光纖的PTP網(wǎng)絡(luò)授時(shí)系統(tǒng)，其特征在于：所述FPGA模塊在無網(wǎng)絡(luò)報(bào)文傳輸時(shí)一直發(fā)送0x7E至E1調(diào)制解調(diào)芯片。

4.如權(quán)利要求2或3所述的基于E1光纖的PTP網(wǎng)絡(luò)授時(shí)系統(tǒng)，其特征在于：所述FPGA模塊還具備加密機(jī)制：所述FPGA模塊將接收到的網(wǎng)絡(luò)報(bào)文中的防錯(cuò)字節(jié)替換為設(shè)定格式的字節(jié)，并將其設(shè)置為加密字節(jié)，由此實(shí)現(xiàn)報(bào)文的加密；然后轉(zhuǎn)換成滿足E1通信的串行接口數(shù)據(jù)發(fā)送至E1調(diào)制解調(diào)芯片；

當(dāng)所述FPGA模塊接收到的E1調(diào)制解調(diào)芯片發(fā)送的串行接口數(shù)據(jù)后，并將其組成字節(jié)報(bào)文；當(dāng)報(bào)文出現(xiàn)非防錯(cuò)字節(jié)時(shí)開始接收?qǐng)?bào)文，同時(shí)將接收的報(bào)文中的加密字節(jié)分別對(duì)應(yīng)替換為防錯(cuò)字節(jié)，實(shí)現(xiàn)報(bào)文的解密。

5.如權(quán)利要求1所述的基于E1光纖的PTP網(wǎng)絡(luò)授時(shí)系統(tǒng)，其特征在于：所述FPGA模塊在同時(shí)收到PTP同步報(bào)文和普通以太網(wǎng)報(bào)文時(shí)，優(yōu)先傳輸PTP同步報(bào)文。

6.如權(quán)利要求1所述的基于E1光纖的PTP網(wǎng)絡(luò)授時(shí)系統(tǒng)，其特征在于：所述FPGA模塊在接收到報(bào)文時(shí)，首先進(jìn)行報(bào)文類型判斷，然后將PTP同步報(bào)文和普通以太網(wǎng)報(bào)分開存儲(chǔ)。