[發明專利]指令高速緩存器、指令讀取方法及電子設備

在審

• 申請號: 202111361613.4
• 申請日: 2021-11-17
• 公開（公告）號: CN114090080A
• 公開（公告）日: 2022-02-25
• 發明（設計）人: 李凱;黃海波;潘于
• 申請（專利權）人: 海光信息技術股份有限公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F12/0877;G06F12/10
• 代理公司: 上海知錦知識產權代理事務所(特殊普通合伙) 31327
• 代理人: 李麗

本申請實施例提供一種指令高速緩存器、指令讀取方法及電子設備，其中一種指令高速緩存器，包括：第一級指令高速緩存器，所述第一級指令高速緩存器的數量為多個，各個所述第一級指令高速緩存器分別與各個線程一一對應；第二級指令高速緩存器，所述第二級指令高速緩存器對應于各個所述線程，且與各個所述第一級指令高速緩存器均對應，本申請實施例提供的指令高速緩存器、指令讀取方法及電子設備可同時提高指令讀取的效率和指令高速緩存器空間的利用率。

技術領域

本發明實施例涉及計算機技術領域，具體涉及一種指令高速緩存器、指令讀取方法及電子設備。

背景技術

在典型計算機結構中，通常包含處理器和多級存儲器。多級存儲器中，主存儲器存儲指令和數據。處理器從主存儲器中獲取指令和相應的數據，執行指令，并將結果數據寫回到主存儲器中，在處理器和主存儲器之間，通常有一級或多級高速緩沖存儲器(Cache)或稱為一級或多級高速緩存器。高速緩存器用于降低處理器讀取指令和數據的時間。當處理器需要讀取主存儲器中某個地址數據時，它首先檢查該數據是否存在于高速緩存器中。如果高速緩存器中包含該數據，則處理器直接從高速緩存器中讀取該數據，從高速緩存器中讀取數據要遠快于從主存儲器中讀取數據，如果高速緩存器中不包含該數據，則高速緩存器從主存儲器中讀取該數據，存放在高速緩存器中，并返回給處理器。

在現有計算機結構中，經常將第一級高速緩存器分為指令高速緩存器和數據高速緩存器兩部分，其中，指令高速緩存器用于存儲處理器需要執行的指令，數據高速緩存器用于存儲處理器需要的數據。

然而，現有技術難以兼顧對于指令高速緩存器空間的利用率以及指令讀取的效率的提高。

因此，如何同時提高指令讀取的效率和指令高速緩存器空間的利用率，就成為本領域技術人員亟需解決的技術問題。

發明內容

有鑒于此，本申請實施例提供一種指令高速緩存器、指令讀取方法及電子設備，以實現同時提高指令讀取的效率和指令高速緩存器空間的利用率。

為實現上述目的，本申請實施例提供如下技術方案。

第一方面，本申請實施例提供一種指令高速緩存器，包括：

第一級指令高速緩存器，所述第一級指令高速緩存器的數量為多個，各個所述第一級指令高速緩存器分別與各個線程一一對應；

第二級指令高速緩存器，所述第二級指令高速緩存器對應于各個所述線程，且與各個所述第一級指令高速緩存器均對應。

第二方面，本申請實施例提供一種指令讀取方法，所述指令讀取方法，應用于如第一方面所述的指令高速緩存器，包括：

通過第一級指令高速緩存器接收對應的線程的當前指令的當前指令讀請求；

當所述當前指令在所述第一級指令高速緩存器中命中時，讀取并返回所述當前指令至處理器；

當所述當前指令在所述第一級指令高速緩存器中缺失時，向第二級指令高速緩存器發送當前指令讀請求。

第三方面，本申請實施例提供一種電子設備，包括如第一方面所述的指令高速緩存器系統。

本申請實施例提供的指令高速緩存器包括兩級指令高速緩存器：第一級指令高速緩存器、第二級指令高速緩存器，其中，第一級指令高速緩存器的數量為多個，并且各個第一級指令高速緩存器分別與各個線程一一對應，第二級指令高速緩存器為所有線程共有，對應于各個線程，并且，第二級指令高速緩存器也與各個第一級指令高速緩存器均對應。