[發明專利]指令高速緩存器、指令讀取方法及電子設備

在審

• 申請號: 202111361613.4
• 申請日: 2021-11-17
• 公開（公告）號: CN114090080A
• 公開（公告）日: 2022-02-25
• 發明（設計）人: 李凱;黃海波;潘于
• 申請（專利權）人: 海光信息技術股份有限公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F12/0877;G06F12/10
• 代理公司: 上海知錦知識產權代理事務所(特殊普通合伙) 31327
• 代理人: 李麗

1.一種指令高速緩存器，其特征在于，包括：

第一級指令高速緩存器，所述第一級指令高速緩存器的數量為多個，各個所述第一級指令高速緩存器分別與各個線程一一對應；

第二級指令高速緩存器，所述第二級指令高速緩存器對應于各個所述線程，且與各個所述第一級指令高速緩存器均對應。

2.如權利要求1所述的指令高速緩存器，其特征在于，所述第一級指令高速緩存器包括：

第一級存儲模塊，適于存儲所對應的所述線程的各指令；

取指電路，與所述第一級存儲模塊連接，適于根據接收到的當前指令讀請求，在所述第一級存儲模塊中讀取所述線程的當前指令；

指令預取電路，適于當所述當前指令為非跳轉指令時，獲取所述當前指令讀請求所請求的內存地址的下一地址指令，并在所述下一地址指令未存儲在所述第一級存儲模塊時，向所述第二級指令高速緩存器發出所述下一地址指令讀請求；

高速緩存更新電路，適于接收所述第二級指令高速緩存器返回的讀請求中的指令，并更新所述第一級存儲模塊，其中所述指令包括所述當前指令和所述下一地址指令。

3.如權利要求2所述的指令高速緩存器，其特征在于，所述第一級存儲模塊包括多個緩存單元，所述指令與各個所述緩存單元的映射關系為全關聯映射。

4.如權利要求2所述的指令高速緩存器，其特征在于，所述取指電路，適于根據接收到的當前指令讀請求，在所述第一級存儲模塊中讀取所述線程的當前指令，包括：

當所述當前指令在所述第一級存儲模塊中命中時，將所述當前指令返回至處理器；

當所述當前指令在所述第一級存儲模塊中缺失時，向所述第二級指令高速緩存器發送所述當前指令讀請求。

5.如權利要求3所述的指令高速緩存器，其特征在于，所述緩存單元為緩存行，所述第一級指令高速緩存器還包括：

替換邏輯電路，適于記錄各個所述緩存行的使用情況，并當需要使用至少一個所述緩存行時，根據各個所述緩存行的使用情況，確定適于更新的緩存行。

6.如權利要求2-5任一項所述的指令高速緩存器，其特征在于，所述第二級指令高速緩存器包括：

第二級存儲模塊，適于存儲所有所述線程的各指令；

高速緩存搜索電路，與所述第二級存儲模塊連接，適于根據接收到的第一級指令高速緩存器發送的指令讀請求，在所述第二級存儲模塊中讀取所述指令，其中，所述指令包括所述當前指令和所述下一地址指令，所述指令讀請求包括所述當前指令讀請求及所述下一地址指令讀請求；

待決先入先出存儲器，適于存儲所述第二級指令高速緩存器發送的各個指令讀請求，以及與所述第二級指令高速緩存器發送的各個所述指令讀請求所請求的指令地址相同的、未發送的各個指令讀請求；

缺失緩存電路，適于當所述指令在所述第二級存儲模塊中缺失，且所述指令讀請求的指令地址與所述待決先入先出存儲器中存儲的各個指令讀請求的指令地址均不同時，發送所述指令讀請求，并將所述指令讀請求存入所述待決先入先出存儲器。

7.如權利要求6所述的指令高速緩存器，其特征在于，所述缺失緩存電路，還適于當所述指令在所述第二級存儲模塊中缺失，且所述指令讀請求的指令地址與所述待決先入先出存儲器中存儲的各個指令讀請求的至少一個指令地址相同時，將所述指令讀請求存入所述待決先入先出存儲器，并停止發送所述指令讀請求。

8.如權利要求6所述的指令高速緩存器，其特征在于，所述高速緩存搜索電路，適于根據接收到的第一級指令高速緩存器發送的指令讀請求，在所述第二級存儲模塊中讀取所述指令，還包括：

當所述指令在所述第二級存儲模塊中命中時，將所述指令返回至所述第一級指令高速緩存器。

9.如權利要求8所述的指令高速緩存器，其特征在于，所述第二級指令高速緩存器還包括：

性能計數器電路，適于記錄所述第二級存儲模塊中命中及所述第二級存儲模塊中缺失的次數。