[發(fā)明專利]用于先進(jìn)集成電路結(jié)構(gòu)制造的具有錐變柵極或溝槽接觸部的有源柵極上接觸結(jié)構(gòu)

在審

• 申請?zhí)枺?/td>: 202111357798.1
• 申請日: 2021-11-16
• 公開（公告）號: CN114639724A
• 公開（公告）日: 2022-06-17
• 發(fā)明（設(shè)計）人: C·H·華萊士;M·K·哈蘭;A·C-H·韋
• 申請（專利權(quán)）人: 英特爾公司
• 主分類號: H01L29/423
• 分類號: H01L29/423;H01L29/78
• 代理公司: 永新專利商標(biāo)代理有限公司 72002
• 代理人: 林金朝

描述了具有錐變柵極或溝槽接觸部的有源柵極上接觸(COAG)結(jié)構(gòu)。在示例中，一種集成電路結(jié)構(gòu)包括在襯底上方的多個柵極結(jié)構(gòu)，其中，多個柵極結(jié)構(gòu)中的各個柵極結(jié)構(gòu)上具有在側(cè)壁間隔體之間的導(dǎo)電帽蓋。多個導(dǎo)電溝槽接觸結(jié)構(gòu)與多個柵極結(jié)構(gòu)交替，其中，多個導(dǎo)電溝槽接觸結(jié)構(gòu)中的各個導(dǎo)電溝槽接觸結(jié)構(gòu)上具有在側(cè)壁間隔體之間的導(dǎo)電帽蓋。導(dǎo)電結(jié)構(gòu)與在多個柵極結(jié)構(gòu)中的一個柵極結(jié)構(gòu)上的導(dǎo)電帽蓋和側(cè)壁間隔體或者與在多個導(dǎo)電溝槽接觸結(jié)構(gòu)中的一個導(dǎo)電溝槽接觸結(jié)構(gòu)上的導(dǎo)電帽蓋和側(cè)壁間隔體直接接觸。

技術(shù)領(lǐng)域

本公開的實施例屬于先進(jìn)集成電路結(jié)構(gòu)制造領(lǐng)域，并且更特別地，屬于具有錐變(tapered)柵極或溝槽接觸部的有源柵極上接觸(contact over active gate，COAG)結(jié)構(gòu)。

背景技術(shù)

在過去的幾十年里，集成電路中特征的縮放已經(jīng)成為不斷增長的半導(dǎo)體工業(yè)背后的驅(qū)動力。縮放到越來越小的特征使得能夠在半導(dǎo)體芯片的有限占地面積上增加功能單元的密度。例如，縮小晶體管尺寸允許在芯片上并入更多數(shù)量的存儲器或邏輯器件，從而有助于制造具有增加容量的產(chǎn)品。然而，對越來越大容量的驅(qū)動并不是沒有問題。優(yōu)化每個器件的性能的必要性變得日益重要。

常規(guī)和當(dāng)前已知的制造工藝中的變化性可能會限制將它們進(jìn)一步擴(kuò)展到10納米節(jié)點(diǎn)或亞10納米節(jié)點(diǎn)范圍的可能性。因此，未來技術(shù)節(jié)點(diǎn)所需的功能部件的制造可能要求在當(dāng)前制造工藝中引入新方法或整合新技術(shù)，或者用其取代當(dāng)前制造工藝。

在集成電路器件的制造中，隨著器件尺寸持續(xù)按比例縮小，多柵極晶體管(例如，三柵極晶體管)已經(jīng)變得更加普遍。三柵極晶體管一般地制造在體硅襯底或絕緣體上硅襯底上。在一些情況下，優(yōu)選體硅襯底，因為它們的成本較低并且與現(xiàn)有的高產(chǎn)量的體硅襯底基礎(chǔ)設(shè)施兼容。

然而，縮放多柵極晶體管并非沒有后果。隨著微電子電路的這些基本構(gòu)建塊的尺寸減小，以及隨著在給定區(qū)域中制造的基本構(gòu)建塊的絕對數(shù)量增加，對用于制造這些構(gòu)建塊的半導(dǎo)體工藝的約束已變得難以承受。

附圖說明

圖1A示出了具有設(shè)置在柵極電極的非有源部分之上的柵極接觸部的半導(dǎo)體器件的平面圖。

圖1B示出了具有設(shè)置在柵極電極的非有源部分之上的柵極接觸部的非平面半導(dǎo)體器件的截面圖。

圖2A示出了根據(jù)本公開的實施例的具有設(shè)置在柵極電極的有源部分之上的柵極接觸過孔的半導(dǎo)體器件的平面圖。

圖2B示出了根據(jù)本公開的實施例的具有設(shè)置在柵極電極的有源部分之上的柵極接觸過孔的非平面半導(dǎo)體器件的截面圖。

圖3A-圖3J示出了截面圖，其示出了根據(jù)本公開的實施例的制造具有錐變柵極或溝槽接觸部的有源柵極上接觸(COAG)結(jié)構(gòu)的方法中的各項操作。

圖4示出了截面圖，其示出了根據(jù)本公開的實施例的具有錐變柵極或溝槽接觸部的有源柵極上接觸(COAG)結(jié)構(gòu)。

圖5示出了根據(jù)本公開的實施例的具有溝槽接觸部和柵極接觸部的集成電路結(jié)構(gòu)的平面圖和對應(yīng)截面圖。

圖6A-圖6F示出了根據(jù)本公開的實施例的各種集成電路結(jié)構(gòu)的截面圖，每個集成電路結(jié)構(gòu)具有包括上覆絕緣帽蓋層的溝槽接觸部并且具有包括上覆絕緣帽蓋層的柵極堆疊體。

圖7A示出了根據(jù)本公開的另一實施例的具有設(shè)置在柵極的有源部分之上的柵極接觸過孔的另一半導(dǎo)體器件的平面圖。

圖7B示出了根據(jù)本公開的另一實施例的具有耦合一對溝槽接觸部的溝槽接觸過孔的另一半導(dǎo)體器件的平面圖。

圖8A-圖8E示出了截面圖，其表示根據(jù)本公開的實施例的制造具有柵極堆疊體的集成電路結(jié)構(gòu)的方法中的各項操作，該柵極堆疊體具有上覆絕緣帽蓋層。

圖9示出了根據(jù)本公開的一種實施方式的計算設(shè)備。