[發(fā)明專利]封裝方法

在審

• 申請?zhí)枺?/td>: 202111338313.4
• 申請日: 2018-08-06
• 公開（公告）號(hào): CN114050113A
• 公開（公告）日: 2022-02-15
• 發(fā)明（設(shè)計(jì)）人: 石虎;劉孟彬
• 申請（專利權(quán)）人: 中芯集成電路（寧波）有限公司
• 主分類號(hào): H01L21/56
• 分類號(hào): H01L21/56
• 代理公司: 上海知錦知識(shí)產(chǎn)權(quán)代理事務(wù)所(特殊普通合伙) 31327
• 代理人: 吳凡;高靜

本發(fā)明公開了一種封裝方法，包括：提供基板；在所述基板上形成膠粘層；提供若干個(gè)芯片，所述芯片上形成有鍵合層；將所述芯片置于所述基板上，使得鍵合層與膠粘層相對設(shè)置，實(shí)現(xiàn)芯片和基板的鍵合；與粘結(jié)層相比，所述鍵合層具有更高粘結(jié)強(qiáng)度，具有良好的耐化學(xué)性、耐酸堿性和耐高溫性等特性，而且采用所述鍵合層后，鍵合工藝對剪切力的要求降低，在較短的工藝時(shí)間內(nèi)，即可實(shí)現(xiàn)所述基板和所述芯片的完全鍵合，所述芯片在所述基板上發(fā)生漂移的概率也較低。

本申請為申請?zhí)?01810883152.9、申請日2018.08.06、發(fā)明名稱“封裝方法”的中國發(fā)明專利申請的分案申請。

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種封裝方法。

背景技術(shù)

隨著超大規(guī)模集成電路的發(fā)展趨勢，集成電路特征尺寸持續(xù)減小，人們對集成電路的封裝技術(shù)的要求相應(yīng)也不斷提高。其中，系統(tǒng)級(jí)封裝(System in Package，SIP)是將多個(gè)具有不同功能的有源元件、無源元件、微機(jī)電系統(tǒng)(MEMS)、光學(xué)元件等其他元件，組合到一個(gè)單元中，形成一個(gè)可提供多種功能的系統(tǒng)或子系統(tǒng)，允許異質(zhì)IC集成。相比于系統(tǒng)級(jí)芯片(System on Chip，SoC)，系統(tǒng)級(jí)封裝的集成相對簡單，設(shè)計(jì)周期和面市周期更短，成本較低，可以實(shí)現(xiàn)更復(fù)雜的系統(tǒng)，是一種較為普遍的封裝技術(shù)。

目前，為了滿足集成電路封裝的更低成本、更可靠、更快及更高密度的目標(biāo)，先進(jìn)的封裝方法主要采用晶圓級(jí)系統(tǒng)封裝(Wafer Level System in Package，WLPSiP)和面板級(jí)系統(tǒng)封裝(Panel Level System in Package，PLSIP)，與傳統(tǒng)的系統(tǒng)級(jí)封裝相比，晶圓級(jí)系統(tǒng)封裝和面板級(jí)系統(tǒng)封裝是在晶圓(Wafer)或面板上完成封裝制程，具有大幅減小封裝結(jié)構(gòu)的面積、降低制造成本、優(yōu)化電性能、批次制造等優(yōu)勢，可明顯的降低工作量與設(shè)備的需求。

但是，目前封裝方法所形成封裝結(jié)構(gòu)的良率和可靠性仍有待提高。

發(fā)明內(nèi)容

本發(fā)明解決的問題是提供一種封裝方法，提高封裝結(jié)構(gòu)的良率和可靠性。

為解決上述問題，本發(fā)明提供一種封裝方法，包括：提供基板；在所述基板上形成膠粘層；提供若干個(gè)芯片，所述芯片上形成有鍵合層；將所述芯片置于所述基板上，使得鍵合層與膠粘層相對設(shè)置，實(shí)現(xiàn)芯片和基板的鍵合。

與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn)：

本發(fā)明中，在所述基板上形成膠粘層，在所述芯片上形成鍵合層，將芯片(Chip)置于所述基板上，使得鍵合層與膠粘層相對設(shè)置，實(shí)現(xiàn)芯片和基板的鍵合。與粘結(jié)層相比，所述鍵合層具有更高粘結(jié)強(qiáng)度，具有良好的耐化學(xué)性、耐酸堿性和耐高溫性等特性，而且采用所述鍵合層后，鍵合工藝對剪切力的要求降低，在較短的工藝時(shí)間內(nèi)，即可實(shí)現(xiàn)所述基板和所述芯片的完全鍵合，所述芯片在所述基板上發(fā)生漂移的概率也較低。

可選方案中，將薄膜型封裝材料置于所述若干個(gè)芯片上，使所述基板和所述若干個(gè)芯片通過鍵合層和膠粘層實(shí)現(xiàn)鍵合，并使所述封裝材料填充于所述若干個(gè)芯片和基板之間且覆蓋所述若干個(gè)芯片，所述封裝材料用于作為封裝層；與先實(shí)現(xiàn)芯片和基板的鍵合、再采用模塑(Molding)工藝形成封裝層的方案相比，通過使薄膜型封裝材料填充于所述若干個(gè)芯片之間且覆蓋所述芯片側(cè)壁，以及所述若干個(gè)芯片和基板之間且覆蓋所述若干個(gè)芯片，能夠減小所述芯片受到的橫向沖擊力，從而有利于降低所述芯片發(fā)生漂移的概率，提高了封裝結(jié)構(gòu)的良率和可靠性；而且實(shí)現(xiàn)了所述基板和芯片的鍵合，在保障所述基板和芯片之間具有較高鍵合強(qiáng)度的同時(shí)，相應(yīng)還縮短了封裝工藝的加工周期，從而提高了封裝效率。