[發明專利]一種自動生成DDR最佳效率配置參數的測試裝置及方法

在審

• 申請號: 202111337312.8
• 申請日: 2021-11-12
• 公開（公告）號: CN113921074A
• 公開（公告）日: 2022-01-11
• 發明（設計）人: 潘毅
• 申請（專利權）人: 芯河半導體科技（無錫）有限公司
• 主分類號: G11C29/18
• 分類號: G11C29/18;G11C29/14;G11C29/44
• 代理公司: 北京神州信德知識產權代理事務所(普通合伙) 11814
• 代理人: 朱俊杰

本發明涉及測試技術領域，尤其涉及一種自動生成DDR最佳效率配置參數的測試裝置，包括總線激勵發生器、總線監測分析邏輯器、效率分析邏輯器和地址映射配置邏輯器和DDR邏輯器，總線激勵發生器用于產生對DDR邏輯器的訪問激勵，總線監測分析邏輯器實時監測總線激勵發生器對DDR邏輯器的讀寫行為并輸出相關監測數據，效率分析邏輯器收集總線監測分析邏輯器產生的數據并計算效率情況然后輸出相關數據，地址映射配置邏輯器收集效率分析邏輯器產生的數據進行分析并決定是否調整配置參數重新啟動測試。本發明根據測試結果自動調整DDR地址映射配置參數，直至輸出DDR最佳效率配置參數，可以避免DDR上下游測試人員之間的信息交流誤差。

技術領域

本發明涉及測試技術領域，尤其涉及一種自動生成DDR最佳效率配置參數的測試裝置及方法。

背景技術

DDR的效率問題是影響芯片性能的核心因素之一，DDR的效率與其工作頻率、顆粒型號、容量、軟件參數配置、系統架構以及使用場景等多方面因素都有關系。在硬件確定的情況下，對DDR效率影響最大的因素莫過于DDR本身的軟件配置參數，對于同一個DDR，采用不合適的軟件配置可能造成很大的性能下降，達不到預期指標。在DDR的所有軟件配置參數中，影響其性能的一個關鍵配置是地址映射的配置，所謂地址映射是指上游master對DDR訪問時發出的總線地址會由DDR控制器根據一定的規則轉換為DDR顆粒的存儲地址，這個存儲地址由列(Column)，行(Row)和頁(Bank)三個維度組成，這里Column和Row類似一張表格的列和行，Bank類似表格的頁，DDR的Bank是邏輯Bank(Logical Bank，簡稱L-Bank)，目前大部分DDR芯片都是4個L-Bank設計。如果需要訪問DDR，那么尋址流程為先指定L-Bank地址，再指定Row地址，然后指定Column地址。在實際工作中，L-Bank地址與對應的Row地址是同時發出的，此時這個命令稱之為“行有效”或“行激活”(Row Active)，在此之后，將發送列尋址命令與具體的操作命令(是讀還是寫)，這兩個命令也是同時發出的，所以一般會以“讀/寫命令”來表示列尋址。根據DDR協議規定，從“行有效”到“讀/寫命令”發出之間的間隔被定義為tRCD，即RAS to CAS Delay(RAS至CAS延遲，RAS即行地址選通脈沖，CAS即列地址選通脈沖)。對于讀操作，列地址被選中后，將會觸發數據傳輸，但從存儲單元中輸出到真正出現在內存顆粒I/O接口之間還需要一定時間，這段時間稱之為CL(CAS Latency，列地址脈沖選通潛伏期)，CL只針對讀操作，寫入是沒有潛伏期的。此外，如果相鄰兩次操作，需要打開不同的行(Row)，根據DDR的設計原理，需要先關閉現有的工作行，再打開新的工作行，這個時間間隔稱之為tRP(Row Precharge command Period,行預充電有效周期)。由以上描述可知，tRCD、CL和tRP三個參數對DDR性能影響至關重要。以DDR最主要的操作——讀操作為例進行分析，當對某一地址進行讀取時，主要有以下三種情況：1)要尋址的Row和L-Bank是空閑的，此時可直接發送行有效命令，數據讀取前的總耗時為tRCD+CL，這種情況稱之為頁命中(PH，Page Hit)；2)要尋址的行正好是現有工作行，此時可直接發送列尋址命令，數據讀取前總耗時僅為CL，即所謂的背靠背(Back to Back)尋址，這種情況稱之為頁快速命中(PFH，PageFast Hit)；3)要尋址的行所在的L-Bank中已經有一個行處于活動狀態，這種現象被稱作尋址沖突，此時必須要進行預充電關閉工作行，再對新行發送行有效命令，總耗時為tRP+tRCD+CL，這種情況稱這為頁錯失(PM，Page Miss)。由以上分析可知，頁快速命中(PFH)的情況越多，訪問DDR耗時越短效率越高，而頁錯失(PM)的情況越多，訪問DDR耗時越長效率也越差。以上三種訪問情況的分布與master發出的地址分布是密切相關的，如果映射之后產生的[bank,row,column]地址連續性較好，PFH訪問所占比例較大，那么DDR的效率表現將會比較好，反之則比較差。可以嘗試通過調整地址映射配置，使得發生PM的概率降低，PFH和PH的概率提高，從而使DDR的訪問效率提高。